半导体结构及其制造方法
【技术领域】
[0001]本发明总体涉及半导体领域，更具体地，涉及鳍式场效应晶体管(FinFET)。
【背景技术】
[0002]由于各种电子部件(例如，晶体管、二极管、电阻器、电容器等)的集成度方面的持续改进，半导体工业经历了迅速的发展。集成度的这种改进主要源于不断减小最小特征尺寸，这允许更多部件集成在给定的区域中。然而，较小的特征尺寸可能导致更多泄漏电流。由于近期对更小的电子器件的需求的增长，需要减小半导体器件的泄漏电流。
[0003]在互补金属氧化物半导体(CMOS)场效应晶体管(FET)中，有源区域包括漏极、源极、连接在漏极和源极之间的沟道区域、以及位于沟道的顶部上的用于控制沟道区域的导通和截止状态的栅极。当栅极电压大于阈值电压时，在漏极和源极之间建立起导电沟道。由此允许电子或空穴在漏极和源极之间运动。另一方面，当栅极电压小于阈值电压时，理想情况下沟道断开且没有电子或空穴在漏极和源极之间流动。然而，当半导体器件持续缩小时，由于短沟道漏电流效应，栅极无法完全控制沟道区域，尤其是沟道区域中远离栅极的部分。因此，在半导体器件缩小到深亚30纳米尺寸之后，传统的平面晶体管的相应的短栅极长度可能导致栅极不能基本上断开沟道区域。
[0004]随着半导体技术的发展，鳍式场效应晶体管(FinFET)已经作为有效的替代出现以进一步减小半导体器件的泄漏电流。在FinFET中，包括漏极、沟道区域和源极的有源区域从半导体衬底的表面向上突起，FinFET位于该有源区域上。FinFET的有源区域(类似于鳍)在截面图中的形状是矩形。此外，FinFET的栅极如同倒U形沿着三个面包围在有源区域周围。由此，栅极结构对沟道的控制变得更强。减小了传统平面晶体管的短沟道泄漏效应。因此，当FinFET截止时，栅极结构可以更好地控制沟道从而减小泄漏电流。
【发明内容】
[0005]根据本发明的一个方面，提供了一种半导体结构，包括:衬底，具有中心部分和边缘部分；隔离层，位于衬底上方；半导体鳍，具有顶面和侧壁表面的，半导体鳍部分地设置在隔离层中；第一栅极，覆盖半导体鳍的顶面的一部分和侧壁表面的一部分，并且设置在衬底的边缘部分处；以及第二栅极，覆盖半导体鳍的顶面的一部分和侧壁表面的一部分，并且设置在衬底的中心部分处，其中，第一栅极的接近隔离层的下部宽度小于第一栅极的接近半导体鳍的顶面的上部宽度。
[0006]优选地，衬底还包括:衬底的中心部分处和边缘部分处的密集栅极区域和分散栅极区域。
[0007]优选地，下部宽度和上部宽度之间的差低于15nm。
[0008]优选地，通过光谱临界尺寸方法测量的下部宽度和上部宽度之间的差值的3 σ标准差值低于约2nm。
[0009]优选地，通过光谱临界尺寸方法测量的下部宽度和上部宽度之间的差值的范围低于约2.6nm。
[0010]优选地，分散栅极区域中的第二栅极的下部宽度和上部宽度之间的差减去分散栅极区域中的第一栅极的下部宽度和上部宽度的差小于约2.5nm。
[0011]优选地，密集栅极区域中的第二栅极的下部宽度和上部宽度之间的差与密集栅极区域中的第一栅极的下部宽度和上部宽度之间的差基本上相同。
[0012]根据本发明的另一方面，提供了一种FinFET结构，包括:半导体鳍，具有顶面和侧壁表面；金属栅极，位于半导体鳍的一部分上方，包围半导体鳍的顶面和侧壁表面；其中，金属栅极的底部处的第一金属栅极宽度小于半导体鳍的顶面处的第二金属栅极宽度。
[0013]优选地，第一金属栅极宽度和第二金属栅极宽度之间的差低于15nm。
[0014]优选地，第二金属栅极宽度介于约28nm至约32nm的范围内。
[0015]优选地，第二金属栅极宽度介于约235nm至约245nm的范围内。
[0016]优选地，第一金属栅极宽度和第二金属栅极宽度之间的差介于约1.5nm至约
2.5nm的范围内。
[0017]优选地，衬底的边缘部分处的第一金属栅极宽度和第二金属栅极宽度之间的差与衬底的中心部分处的第一金属栅极宽度和第二金属栅极宽度之间的差的比率低于约2。
[0018]优选地，衬底的边缘部分处的第一金属栅极宽度和第二金属栅极宽度之间的差与衬底的中心部分处的第一金属栅极宽度和第二金属栅极宽度之间的差基本上相同。
[0019]根据本发明的又一方面，提供了一种在衬底上制造半导体结构的方法，包括:形成被隔离层部分包围的半导体鳍；在半导体鳍上方形成伪层；在伪层上方图案化具有预定宽度的掩模层；通过包括空间上蚀刻气体模式变化的蚀刻操作来形成伪栅极；以及以金属栅极替换伪栅极；其中，金属栅极的接近于隔离层的底部宽度小于金属栅极的接近于半导体鳍的上部宽度。
[0020]优选地，图案化具有预定宽度的掩模层包括图案化比密集栅极宽度大8倍的分散栅极宽度。
[0021]优选地，通过包括空间上蚀刻气体模式变化的蚀刻操作来形成伪栅极包括增大衬底的边缘部分处的蚀刻气体的流量。
[0022]优选地，衬底的边缘部分处的蚀刻气体的流量与衬底的中心部分处的蚀刻气体的流量的比率为约2:1。
[0023]优选地，增大衬底的边缘部分处的蚀刻气体的流量包括控制蚀刻室中的气体注入器。
[0024]优选地，该方法还包括:形成接近于金属栅极的上部宽度处的外延区域。
【附图说明】
[0025]当结合附图进行阅读时，根据下面详细的描述可以更好地理解本发明的各方面。应该注意的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了清楚的讨论，各种部件的尺寸可以被任意增大或减小。
[0026]图1示出了具有边缘部分和中心部分的晶圆的顶视图；
[0027]图2不出了具有边缘部分和中心部分的衬底的顶视图；
[0028]图3A示出了具有密集地图案化的区域和分散地图案化的区域的管芯的顶视图；
[0029]图3B示出了具有密集地图案化的区域和分散地图案化的区域的管芯的顶视图；
[0030]图4示出了根据本发明的一些实施例的FinFET结构的立体图；
[0031]图5示出了根据本发明的一些实施例的FinFET结构的截面图；
[0032]图6示出了根据本发明的一些实施例的位于边缘部分和中心部分中的分散地图案化的FinFET结构的截面图；
[0033]图7示出了根据本发明的一些实施例的位于边缘部分和中心部分中的密集地图案化的FinFET结构的截面图；
[0034]图8示出了根据本发明的一些实施例的位于边缘部分中的密集地图案化的FinFET结构和位于中心部分中的分散地图案化的FinFET结构的截面图；
[0035]图9A示出了根据本发明的一些实施例的切口(notching)尺度的光谱临界尺寸映身才(spectroscopic critical dimens1n mapping)；
[0036]图9B示出了根据传统技术的切口尺度的光谱临界尺寸映射；
[0037]图10至图16示出了根据本发明的一些实施例的用于制造衬底上的半导体结构的方法的片断截面图。
【具体实施方式】
[0038]以下公开提供了多种不同实施例或实例，用于实现所提供主题的不同特征。下面描述了组件和布置的特定实例以简化本发明。当然，这些仅是实例并且不旨在限制本发明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例，也可以包括额外的部件可以形成在第一部件和第二部件之间使得第一部件和第二部件不直接接触的实施例。另外，本发明可以在多个实例中重复参考符号和/或字符。这种重复用于简化和清楚，并且其本身不表示所述多个实施例和/或配置之间的关系Ο
[0039]此外，在此可使用诸如“在…之下”、“在…下面”、“下面的”、“在…上面”、以及“上面的”等的空间相对术语，以容易地描述如图中所示的一个元件或部件与另一(或另一些)元件或部件的关系。除图中所示的方位之外，空间相对术语旨在包括使用或操作中的装置的各种不同的方位。装置可以以其它方式定位(旋转90度或在其他方位)，并且在此使用的空间相对描述符可以作出相应的解释。
[0040]随着场效应晶体管(FET)中的特征尺寸的减小，对形貌和结构一致性的控制渐少。例如，FinFET结构中的底部栅极轮廓既可以是切口(notching)又可以是基脚状(footing)，这取决于图案化