/或其组合的存在或增加。
[0059]将理解，虽然这里可使用术语第一、第二等来描述各种元件，但是这些元件不应受到这些术语限制。这些术语仅用于将一个元件与另一元件区别开。因此，例如，第一元件、第一部件或第一部分可以被称为第二元件、第二部件或第二部分而没有背离本发明构思的教导。
[0060]这里参照截面图和/或平面图描述了本发明的一些示例实施例，这些图为理想化实施例和一些实施例的中间结构的示意图。因而，由例如制造技术和/或公差引起的图示形状的变化是可以预期的。因此，本发明构思的这些示例实施例不应被解释为限于这里示出的特定形状，而是包括由例如制造引起的形状偏差在内。
[0061]除非另行定义，这里使用的所有术语(包括技术术语和科学术语)具有本发明所属领域内的普通技术人员通常理解的相同含义。还将理解的是，诸如通用词典中所定义的那些术语应当被解释为具有与它们在相关领域的语境和本说明书中的含义相一致的含义，而不应被解释为理想化的或过度形式化的意义，除非这里加以明确定义。
[0062]图1至6、8、9A、12A和13是示出根据本发明构思的一些实施例的形成集成电路器件的方法的透视图。
[0063]参照图1，第一掩模图案201可以形成在基板100上。这里，第一掩模图案201可以是例如心轴(mandrel)，但是不限于此。第二掩模层205可以形成在包括第一掩模图案201的基板100上。
[0064]基板100可以例如是体硅或绝缘体上硅(SOI)。在一些实施例中，基板100可以是硅基板，或包括例如锗、硅锗、锑化铟、碲化铅化合物、砷化铟、磷化铟、砷化镓和/或锑化镓的材料的基板。
[0065]在一些实施例中，基板100可以包括形成在基底基板上的外延层。例如，图3中的有源鳍120可以是形成在基底基板上的外延层。外延层可以包括例如半导体元素，诸如硅或锗。在一些实施例中，外延层可以包括化合物半导体，例如IV-1V族化合物半导体或II1-V族化合物半导体。IV-1V族化合物半导体可以是例如包括碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的至少两种元素的二元化合物或三元化合物，或用IV族元素掺杂的化合物。II1-V族化合物半导体可以包括例如包含至少一种III族元素(例如，铝(Al)、镓(Ga)和铟(In))和至少一种V族元素(例如，磷(P)、砷(As)和锑(Sb))的二元化合物、三元化合物或四元化合物。在一些实施例中，基板100可以是硅基板。
[0066]第二掩模层205可以沿包括第一掩模图案201的基板100的上表面共形地形成。第一掩模图案201和第二掩模层205可以包括相对于彼此具有蚀刻选择性的材料。例如，第二掩模层205可以包括硅氧化物、硅氮化物、硅氮氧化物、光致抗蚀剂、玻璃上旋涂(SOG)和/或硬掩模上旋涂(SOH)。第一掩模图案201可以包括硅氧化物、硅氮化物、硅氮氧化物、光致抗蚀剂、玻璃上旋涂(SOG)和/或硬掩模上旋涂(SOH)并可以包括不同于第二掩模层205的材料。
[0067]第一掩模图案201和第二掩模层205可以通过物理气相沉积工艺(PVD)、化学气相沉积工艺(CVD)、原子层沉积(ALD)和/或旋涂形成。
[0068]参照图2，第二掩模图案206可以使用蚀刻工艺由第二掩模层205形成。第二掩模图案206可以形成在第一掩模图案201的侧表面上并可以暴露第一掩模图案201的上表面。第二掩模图案206可以形成为在第一掩模图案201的侧表面上的间隔物。被第二掩模图案206暴露的第一掩模图案201可以被除去，从而暴露邻近第二掩模图案206的两侧的基板100。尽管在图2中示出在第一掩模图案201的一个侧表面上的第二掩模图案206，但是第二掩模图案206也可以形成在第一掩模图案201的两个侧表面上，使得两个第二掩模图案206可以形成在第一掩模图案201的两侧上。
[0069]第一掩模图案201可以使用相对于第二掩模图案206的选择蚀刻工艺除去，使得当第一掩模图案201被除去时可以减少或可能最小化第二掩模图案206的蚀刻。
[0070]参照图3，基板100可以使用第二掩模图案206作为蚀刻掩模被蚀刻以在基板100上形成有源鳍120。有源鳍120可以在第三方向Z上从基板突出并可以在第二方向Y上延伸。凹陷可以形成在通过除去部分基板100而形成的有源鳍120周围。
[0071]有源鳍120可以具有如图3所示的垂直侧面，但是不限于此。在一些实施例中，有源鳍120的侧表面可以不是垂直的。例如，有源鳍120可以具有渐缩的横截面。
[0072]参照图4，初始场绝缘层可以形成在有源鳍120和基板100上。初始场绝缘层可以围绕有源鳍120。初始场绝缘层可以被平坦化以形成场绝缘层110。在一些实施例中，有源鳍120的上表面和场绝缘层110的上表面可以基本上共面。例如，场绝缘层110可以包括硅氧化物、硅氮化物和/或硅氮氧化物。
[0073]在平坦化工艺期间，第二掩模图案206可以被除去，但是不限于此。在一些实施例中，第二掩模图案206可以在形成场绝缘层110之前或在进行图5中描述的凹陷工艺之后被除去。
[0074]参照图5，场绝缘层110的上部可以被凹陷以暴露有源鳍120的上部。可以形成有源鳍120的从场绝缘层110突出的上部。场绝缘层110的上部可以使用选择蚀刻工艺被凹陷。
[0075]在一些实施例中，有源鳍120的从场绝缘层110突出的上部可以使用外延生长工艺形成。在形成场绝缘层110之后，有源鳍120的上部可以利用被场绝缘层110暴露的有源鳍120的顶表面作为籽晶，使用外延生长工艺形成。当有源鳍120利用外延生长工艺形成时，可以省略凹陷场绝缘层110的上部的凹陷工艺。
[0076]在本发明构思的一些实施例中，用于阈值电压调整的掺杂工艺可以对有源鳍120进行。有源鳍120可以在NOMS晶体管中并且可以掺杂杂质例如硼(B)。有源鳍120可以在PMOS晶体管中并且可以掺杂杂质例如磷(P)或砷(As)。
[0077]图6是示出根据本发明构思的一些实施例的形成集成电路器件的方法的透视图。参照图6，交叉有源鳍120的虚设栅极结构130可以形成在有源鳍120上。虚设栅极结构130可以在第一方向X上延伸。
[0078]虚设栅极结构130可以包括顺序地堆叠的虚设硅氧化物层131、多晶硅层133和硬掩模137。虚设栅极结构130可以是包括虚设硅氧化物层131、多晶硅层133和硬掩模137并且在第一方向X上延伸的堆叠结构。
[0079]虚设栅极结构130可以利用硬掩模137作为蚀刻掩模形成。
[0080]虚设硅氧化物层131可以形成在有源鳍120上以及在场绝缘层110上，如图6所示，但是不限于此。在一些实施例中，虚设硅氧化物层131可以仅形成在从场绝缘层110突出的有源鳍120上。
[0081]虚设硅氧化物层131可以不形成在有源鳍120的不交叠多晶硅层133的部分上，但是本发明构思的方面不限于此。在一些实施例中，虚设硅氧化物层131可以形成在有源鳍120的被场绝缘层110暴露的全部表面上。
[0082]虚设硅氧化物层131可以保护可用作沟道区的有源鳍120。
[0083]图7是沿图6的线A-A’截取的截面图。参照图7，多晶硅层133可以形成在虚设硅氧化物层131上。多晶硅层133可以包括侧表面133b、顶表面133a以及在两者之间的拐角。多晶硅层133的顶表面133a可以基本上平行于场绝缘层110的顶表面，多晶硅层133的侧表面133b可以基本上垂直于基板100的上表面。
[0084]多晶硅层133可以覆盖在虚设硅氧化物层131上面并可以覆盖从场绝缘层110突出的有源鳍120。场绝缘层110的上表面与有源鳍120的顶表面之间的距离可以小于场绝缘层110的上表面与多晶硅层133的顶表面133a之间的距离。
[0085]多晶硅层133可以具有相对于虚设硅氧化物层131的高蚀刻选择性。因此，当在置换金属栅工艺期间多晶硅层133被除去以形成沟槽时，下面的虚设硅氧化物层131可以不被蚀刻。因此，在除去多晶硅层133时，可以保护设置在虚设硅氧化物层131下面的有源鳍 120。
[0086]硬掩模137可以形成在多晶硅层133上。硬掩模137可以包括例如硅氮化物(SiN)，但是不限于此。硬掩模137可以包括具有比栅极间隔物层(例如，图8的151p)高的耐蚀刻性的材料。
[0087]参照图8，栅极间隔物层151p可以形成在有源鳍120和虚设栅极结构130上。栅极间隔物层15 Ip可以覆盖有源鳍120和虚设栅极结构130。
[0088]栅极间隔物层151p可以共形地形成在虚设栅极结构130的侧表面和顶表面、有源鳍120的侧表面和顶表面以及场绝缘层110的上表面上。
[0089]例如，栅极间隔物层151p可以包括低k材料，诸如S1CN，但是不限于此。栅极间隔物层151p可以使用化学气相沉积(CVD)工艺和/或原子层沉积(ALD)形成。
[0090]在一些实施例中，硬掩模137可以包括硅氮化物(SiN)，栅极间隔物层151p可以包括S1CN。硬掩模137可以包括具有比栅极间隔物层151p高的耐蚀刻性的材料。因此，如图9A和9B所示，硬掩模137和栅极间隔物层151p可以被同时蚀刻，因此栅极间隔物151可以形成在虚设栅极结构130的侧表面上并可以暴露硬掩模137。
[0091]图9A是示出根据本发明构思的一些实施例的形成集成电路器件的方法的透视图，图9B是沿图9A的线A-A’截取的截面图。参照图9A和9B，沟槽162可以邻近虚设栅极结构130的侧表面形成。沟槽162可以形成在邻近栅极间隔物151的侧表面的有源鳍120中。
[0092]可以同时形成在虚设栅极结构130的侧表面上的栅极间隔物151以及在有源鳍120中的沟槽162。换句话说，在形成沟槽162时，还可以形成栅极间隔物151。
[0093]由于栅极间隔物151通过蚀刻图8所示的栅极间隔物层151p形成，所以栅极间隔物151可以包括与硬掩模137不同的材料。在一些实施例中，硬掩模137可以包括具有比栅极间隔物151高的耐蚀刻性的材料。
[0094]如图9A和9B所示，场绝缘层110的顶表面到栅极间隔物151的最上面的部分之间的距离可以小于场绝缘层I1的顶表面与虚设栅极结构130的顶表面(即，硬掩模137的顶表面)之间的距离。硬掩模137的顶表面可以设置得比栅极间隔物151的最上面的部分高。
[0095]当栅极间隔物151形成在虚设栅极结构130的侧表面上时，鳍间隔物可以形成在有源鳍120的不交叠虚设栅极结构130的侧表面上。形成在有源鳍120的侧表面上的鳍间隔物可以被除去以在有源鳍120中形成沟槽162。当形成在有源鳍120的侧表面上的鳍间隔物被除去时，栅极间隔物151的高度可以减小并且硬掩模137的上部可以被除去。
[0096]在一些实施例中，硬掩模137可以包括具有比栅极间隔物151高的耐蚀刻性的材料，于是硬掩模137的被除去的厚度可以小于栅极间隔物151的被除去的厚度。因此，栅极间隔物151相对于场绝缘层110的上表面的高度可以被小于虚设栅极结构130相对于场绝缘层110的上表面的高度。
[0097]参照图9B，沟槽162可以包括第一子沟槽162a、第二子沟槽162b和第三子沟槽162c。将理解，术语“子沟槽”可以指的是沟槽的一部分。
[0098]第一子沟槽162a、第二子沟槽162b和第三子沟槽162c可以设置为在第三方向Z上彼此相邻。换句话说，第一子沟槽162a、第二子沟槽162b和第三子沟槽162c可以沿第三方向Z设置。第二子沟槽162b可以设置在第一子沟槽162a下面，第三子沟槽162c可以设置在第二子沟槽162b下面，使得第二子沟槽162b可以设置在第一子沟槽162a和第三子沟槽162c之间。
[0099]在一些实施例中，第一子沟槽162a、第二子沟槽162b和第三子沟槽162c可以具有沿第三方向Z增大的相应的最大宽度和深度。第一子沟槽162a在第二方向Y上的最大宽度Wl可以小于第二子沟槽162b在第二方向Y上的最大宽度W2。第二子沟槽162b在第二方向Y上的最大宽度W2可以小于第三子沟槽162c在第二方向Y上的最大宽度W3。
[0100]第一子沟槽162a在第三方向Z上的最大深度Hl可以小于第二子沟槽162b在第三方向Z上的最大深度H2。第二子沟槽162b在第三方向Z上的最大深度