用于具有自对准源极和栅极的氮化镓垂直jfet的方法和系统的制作方法
【专利摘要】一种半导体器件，包括：第III族氮化物衬底；耦接到第III族氮化物衬底并且具有台面的第一第III族氮化物外延层；以及耦接到台面的顶表面的第二第III族氮化物外延层。该半导体器件还包括：耦接到台面的侧表面的第III族氮化物栅极结构；以及配置成提供第二第III族氮化物外延层与第III族氮化物栅极结构之间电绝缘的隔离物。
【专利说明】用于具有自对准源极和栅极的氮化镓垂直JFET的方法和 系统
[0001] 相关申请的交叉引用
[0002] 下面的常规美国专利申请通过引用并入本申请中用于所有目的：
[0003] · 2011 年 8 月 4 日提交的题为"METHOD AND SYSTEM FOR GAN VERTICAL JFET UTILIZING A REGROWN GATE" 的第 13/198655 号申请，以及
[0004] · 2011 年 8 月 4 日提交的题为 "METHOD AND SYSTEM FOR A GAN VERTICAL JFET UTILIZING A REGR0WN CHANNEL" 的第 13/198659 号申请。
【背景技术】
[0005] 功率电子器件广泛用在各种应用中。功率电子器件通常用在电路中以改变电能 的形式，例如，从AC到DC，从一个电压电平到另一电压电平，或者以一些其他方式。这样的 器件可以在宽范围的功率电平内操作，从移动器件中的几毫瓦至高压输电系统中的几百兆 瓦。尽管在功率电子器件中取得了进展，但是在本领域中还对改进的电子系统和操作该改 进的电子系统的方法存在需求。
【发明内容】
[0006] 本发明一般性涉及电子器件。更具体地，本发明涉及使用自对准技术形成垂直结 型场效应晶体管（JFET)。仅通过示例的方式，本发明已经应用于使用氮化镓（GaN)基外延 层制造垂直JFET的方法及系统。该方法和技术可以应用于包括η沟道垂直JFET和p沟道 垂直JFET的各种化合物半导体系统，所述化合物半导体系统可以提供常断或常通功能性。
[0007] 根据本发明的一个实施方案，提供了一种用于制造垂直JFET的方法。该方法包 括：提供第一导电类型的第III族氮化物衬底；形成耦接到第III族氮化物衬底的第一导 电类型的第一第III族氮化物外延层；以及形成耦接到第一第III族氮化物外延层的第一 导电类型的第二第III族氮化物外延层。该方法还包括：形成耦接到第二第III族氮化物 外延层的第一掩模层；以及去除第一掩模层和第二第III族氮化物外延层的至少一部分以 露出第二第III族氮化物外延层的垂直侧壁和第一第III族氮化物外延层的水平表面。该 方法还包括：形成耦接到第二第III族氮化物外延层的垂直侧壁和第一第III族氮化物外 延层的水平表面的隔离物（spacer);以及去除第一第III族氮化物外延层的至少一部分以 形成垂直JFET的沟道区，其中隔离物被用作蚀刻掩模。
[0008] 根据本发明的另一实施方案，提供了一种半导体器件。该半导体器件包括：第III 族氮化物衬底；耦接到第III族氮化物衬底并且具有台面的第一第III族氮化物外延层； 以及耦接到台面的顶表面的第二第III族氮化物外延层。该半导体器件还包括：耦接到台 面的侧表面的第III族氮化物栅极结构；以及配置成提供第二第III族氮化物外延层与第 III族氮化物栅极结构之间电绝缘的隔离物。
[0009] 根据本发明的又一实施方案，提供了一种用于制造垂直JFET的方法。该方法包 括：提供第III族氮化物衬底；形成具有耦接到第III族氮化物衬底的第一表面和与第一 表面基本相反的第二表面的第一第III族氮化物外延层；以及形成耦接到第一第III族氮 化物外延层的第二表面的第二第III族氮化物外延层。该方法还包括去除第二第III族氮 化物外延层和第一第III族氮化物外延层的至少一部分以形成沟槽。该沟槽具有相对于垂 直第二表面的维度以一定的角度设置的至少一个侧壁。该方法还包括：形成耦接到至少一 个侧壁的绝缘层；去除绝缘层的一部分以露出至少一个侧壁的一部分；以及形成耦接到至 少一个侧壁的一部分的第III族氮化物栅极结构使得绝缘层的一部分设置在第III族氮化 物栅极结构与第二第ΠΙ族氮化物外延层之间。
[0010] 通过本发明的方法实现了优于常规技术的许多益处。例如，本发明的实施方案使 得能够利用可减少光刻和去除（例如，蚀刻）步骤的量的自对准技术，还有助于确保源极和 栅极的准确定位。另外，本发明的实施方案提供了垂直JFET的源极与栅极之间的绝缘，有 助于减少漏电流并且总体上使得性能能够更好。结合下文以及附图对本发明的这些实施方 案和其他实施方案以及本发明的许多优点和特征进行更详细地描述。
【专利附图】
【附图说明】
[0011] 图1至图9为示出根据本发明的一个实施方案的制造垂直结型场效应晶体管 (JFET)的简化横截面图；
[0012] 图10A至图10B为示出根据一个实施方案的制造具有自对准源极和栅极的垂直 JFET的方法的简化流程图；
[0013] 图11至图14为示出根据本发明的另一实施方案的制造垂直结型JFET的简化横 截面图；以及
[0014] 图15为示出根据本发明的另一实施方案的制造具有氧化物隔离物的垂直JFET的 方法的简化流程图。
[0015] 在附图中，相似的部件和/或特征可以具有相同的附图标记。此外，同一类型的各 种部件可以通过在附图标记后面跟有划线和区分相似部件的第二标记来进行区分。如果在 说明书中使用了仅第一附图标记，则该描述适用于具有相同第一附图标记的相似部件中的 任意一个部件，而不考虑第二附图标记。
【具体实施方式】
[0016] 本发明的实施方案涉及电子器件。更具体地，本发明涉及使用自对准技术形成垂 直结型场效应晶体管（JFET)。仅通过示例的方式，本发明已经应用于使用氮化镓（GaN)基 外延层制造垂直JFET的方法和系统。该方法和技术可以应用于多种化合物半导体系统，包 括可以提供常断或常通功能性的η沟道垂直JFET和p沟道垂直JFET。
[0017] GaN基电子器件和光电器件正经历快速发展。与GaN和相关合金以及异质结构相 关联的期望性能包括：对于可见光发射和紫外光发射的高带隙能量、有利的传输特性（例 如，高电子迁移率和高饱和速率）、高击穿电场以及高热导率。根据本发明的实施方案，采用 在拟块体GaN衬底上氮化镓（GaN)外延来制造使用常规的技术所不能制造的垂直GaN基半 导体器件。例如，生长GaN的常规方法包括使用异质衬底（例如，碳化硅（SiC))。这可由于 GaN层与异质衬底之间热膨胀系数和晶格常数上的差而限制生长在异质衬底上的可用GaN 层的厚度。在GaN与异质衬底之间的界面处的高缺陷密度进一步使得制造包括功率电子器 件（例如JFET以及其他场效应晶体管）的垂直器件的尝试复杂化。
[0018] 另一方面，本文中描述的实施方案利用块体GaN衬底上的同质外延GaN层提供优 于常规技术和器件的特性。例如，对于给定的背景掺杂水平N，电子迁移率μ更高。这提供 了低电阻率Ρ，原因是电阻率与电子迁移率成反比，如公式（1)所示：
【权利要求】
1. 一种制造垂直JFET的方法，所述方法包括： 提供第一导电类型的第III族氮化物衬底； 形成耦接到所述第III族氮化物衬底的所述第一导电类型的第一第III族氮化物外延 层； 形成耦接到所述第一第III族氮化物外延层的所述第一导电类型的第二第III族氮化 物外延层； 形成耦接到所述第二第III族氮化物外延层的第一掩模层； 去除所述第一掩模层和所述第二第III族氮化物外延层的至少一部分以露出所述第 二第III族氮化物外延层的垂直侧壁和所述第一第III族氮化物外延层的水平表面； 形成耦接到所述第二第III族氮化物外延层的所述垂直侧壁和所述第一第III族氮化 物外延层的所述水平表面的隔离物；以及 去除所述第一第III族氮化物外延层的至少一部分以形成所述垂直JFET的沟道区，其 中将所述隔离物用作蚀刻掩模。
2. 根据权利要求1所述的方法，还包括形成耦接到所述第一掩模层的第二掩模层，其 中去除所述第一掩模层的所述至少一部分包括去除所述第二掩模层的至少一部分。
3. 根据权利要求2所述的方法，其中所述第二掩模层包括多晶硅或相对所述第一掩模 层具有高蚀刻选择性的另一材料中的至少一种。
4. 根据权利要求2所述的方法，其中 去除所述第二掩模层、所述第一掩模层和所述第二第III族氮化物外延层的所述至少 一部分包括使用多个蚀刻步骤执行蚀刻；以及 将所述多个蚀刻步骤中的每一个配置成优先蚀刻所述第二掩模层、所述第一掩模层或 所述第二第III族氮化物外延层中的一个或更多个。
5. 根据权利要求1所述的方法，其中所述沟道区的垂直侧壁通过所述隔离物分隔于所 述第二第III族氮化物外延层的所述垂直侧壁并且侧向自对准所述第二第III族氮化物外 延层的所述垂直侧壁。
6. 根据权利要求1所述的方法，还包括形成耦接到所述垂直JFET的所述沟道区的第二 导电类型的第III族氮化物栅极结构。
7. 根据权利要求6所述的方法，还包括： 形成耦接到所述第III族氮化物栅极结构的第一金属结构； 形成耦接到所述第一金属结构的电介质层； 去除所述电介质层的第一部分以露出所述第二第III族氮化物外延层的表面；以及 形成耦接到所述第二第III族氮化物外延层的露出表面的第二金属结构。
8. 根据权利要求7所述的方法，还包括： 去除所述电介质层的第二部分以露出所述第一金属结构的表面；以及 形成耦接到所述第一金属结构的露出表面的第三金属结构。
9. 根据权利要求6所述的方法，还包括： 形成耦接到所述第III族氮化物栅极结构的第一金属结构； 形成耦接到所述第二第III族氮化物外延层的表面的第二金属结构； 形成耦接到所述第一金属结构和所述第二金属结构的电介质层； 去除所述电介质层的至少一部分以露出所述第一金属结构和所述第二金属结构的至 少一部分； 形成接触所述第一金属结构的栅电极；以及 形成接触所述第二金属结构的源电极。
10. 根据权利要求1所述的方法，其中所述第一掩模层包括氧化物或氮化物中的至少 一种。
11. 根据权利要求1所述的方法，其中所述第一导电类型为以包括硅和氧中的至少一 种的掺杂剂为特征的η型。
12. -种半导体器件，包括： 第III族氮化物衬底； 耦接到所述第III族氮化物衬底并且具有台面的第一第III族氮化物外延层； 耦接到所述台面的顶表面的第二第III族氮化物外延层； 耦接到所述台面的侧表面的第III族氮化物栅极结构；以及 配置成提供所述第二第III族氮化物外延层与所述第III族氮化物栅极结构之间的电 绝缘的隔离物。
13. 根据权利要求12所述的半导体器件，其中 所述第III族氮化物衬底、所述第一第III族氮化物外延层和所述第二第III族氮化 物外延层为第一导电类型；并且 所述第III族氮化物栅极结构为第二导电类型。
14. 根据权利要求12所述的半导体器件，还包括： 耦接到所述第III族氮化物栅极结构的第一金属结构；以及 耦接到所述第二第III族氮化物外延层的第二金属结构。
15. 根据权利要求14所述的半导体器件，还包括： 耦接到所述第一金属结构和所述第二金属结构的第三金属结构；以及 设置在所述第一金属结构和所述第二金属结构的至少一部分和所述第三金属结构之 间的电介质层。
16. 根据权利要求12所述的半导体器件，其中 所述半导体器件包括垂直JFET ; 所述第III族氮化物衬底包括所述垂直JFET的漏极； 所述第二第III族氮化物外延层包括所述垂直JFET的源极；以及 所述第III族氮化物栅极结构包括所述垂直JFET的栅极。
17. 根据权利要求16所述的垂直JFET，其中 所述垂直JFET的漂移区通过所述第一第III族氮化物外延层形成；以及 所述垂直JFET的沟道区通过所述台面形成。
18. -种用于制造垂直JFET的方法，所述方法包括： 提供第III族氮化物衬底； 形成具有耦接到所述第III族氮化物衬底的第一表面和与所述第一表面基本相反的 第二表面的第一第III族氮化物外延层； 形成耦接到所述第一第III族氮化物外延层的所述第二表面的第二第III族氮化物外 延层； 去除所述第二第III族氮化物外延层和所述第一第III族氮化物外延层的至少一部分 以形成沟槽，其中所述沟槽具有相对于垂直所述第二表面的维度以一定的角度设置的至少 一个侧壁； 形成耦接到所述至少一个侧壁的绝缘层； 去除所述绝缘层的一部分以露出所述至少一个侧壁的一部分；以及 形成耦接到所述至少一个侧壁的所述一部分的第III族氮化物栅极结构，使得所述绝 缘层的一部分设置在所述第III族氮化物栅极结构与所述第二第III族氮化物外延层之 间。
19. 根据权利要求18所述的方法，其中 所述第一第III族氮化物外延层和所述第二第III族氮化物外延层为第一导电类型； 并且 所述第III族氮化物栅极结构为第二导电类型。
20. 根据权利要求18所述的方法，还包括： 形成耦接到所述第III族氮化物栅极结构的第一金属结构； 形成耦接到所述绝缘层、所述第III族氮化物栅极结构和所述第一金属结构的电介质 层； 去除所述电介质层的第一部分和所述绝缘层的一部分以露出所述第二第III族氮化 物外延层的表面；以及 形成耦接到所述第二第III族氮化物外延层的露出表面的第二金属结构。
21. 根据权利要求20所述的方法，还包括： 去除所述电介质层的第二部分以露出所述第一金属结构的表面；以及 形成耦接到所述第一金属结构的露出表面的第三金属结构。
【文档编号】H01L21/78GK104067384SQ201280068146
【公开日】2014年9月24日 申请日期:2012年12月12日 优先权日:2011年12月22日
【发明者】唐纳德·R·迪斯尼, 伊舍克·C·克孜勒亚尔勒, 聂辉, 林达·罗马诺, 理查德·J·布朗, 马丹·拉伊 申请人:阿沃吉有限公司