沟槽型双层栅mos及工艺方法
【技术领域】
[0001] 本发明涉及集成电路设计制造领域，特别是指一种沟槽型双层栅M0S的工艺方 法。
【背景技术】
[0002] 沟槽型双层栅M0S器件，为一种常用的功率M0S器件，其制造工艺包含：
[0003] 在硅衬底上，生长第一氮化膜；
[0004] 在硅衬底上，进行沟槽刻蚀；
[0005] 在沟槽内，生长介质层；
[0006] 在介质层上，生长第一层多晶硅，并对第一层多晶硅进行反刻蚀；
[0007] 去除第一层多晶硅上方的沟槽侧壁介质层；
[0008] 在沟槽的底部和侧壁以及硅基板表面淀积第二氮化膜后，刻蚀去除沟槽底部的第 二氮化膜，露出第一层多晶硅；
[0009] 在第一层多晶硅上，生长热氧介质层；
[0010] 去除沟槽侧壁的第二氮化膜和硅衬底表面的第一、二氮化膜；
[0011] 淀积高密度等离子体氧化膜，淀积厚度减薄到原有厚度的1/3 ;
[0012] 湿法刻蚀上述高密度等离子体氧化膜；
[0013] 栅极氧化层生长；
[0014] 第二层多晶娃淀积与反向刻蚀到娃表面；
[0015] 硬掩膜氧化膜成长以及硬掩膜的刻蚀；
[0016] 第二层多晶硅第二次刻蚀；
[0017] 形成体区并推进；
[0018] 形成源极并推进；
[0019] 形成接触孔、形成金属层、钝化层。
[0020] 通过上述工艺形成的沟槽型双层栅M0S器件，其存在击穿电压BV偏低的问题，一 般在硅片边缘保护环区域容易发生IDSS漏电，经显微镜观测发现保护环区域存在异常结， 导致源端与漏端之间漏电。
[0021] 结合如图1所示的现有的沟槽型双层栅M0S的结构分析问题形成的原因，图中1 是介质层，2是第一多晶硅，3是热氧化介质层，4是高密度等离子体氧化膜，5是栅氧化层， 6是第二多晶硅，由于保护环区域的沟槽内源极多晶硅覆盖到硅表面，且中间没有氧化膜阻 挡，在进行源极推进时，该区域被扩散进了 P型杂质，如图1中的黑色圈注处，形成了异常的 结。
【发明内容】
[0022] 本发明所要解决的技术问题在于提供一种沟槽型双层栅M0S。
[0023] 本发明还要解决的技术问题在于提供所述沟槽型双层栅M0S的工艺方法，避免形 成异常结。
[0024] 为解决上述问题，本发明所述的沟槽型双层栅MOS，其栅极沟槽内包含有第一多晶 硅及第二多晶硅，形成双层栅，所述第一多晶硅位于沟槽下部，与沟槽之间间隔有介质层， 第一多晶硅上方具有热氧化介质层及高密度等离子氧化膜；第二多晶硅位于高密度等离子 氧化膜上方的沟槽内，与沟槽之间间隔有栅氧化层；
[0025] 所述第二多晶硅与栅氧化层之间还间隔有接触孔接膜层。
[0026] 为解决上述问题，本发明所述的制备沟槽型双层栅MOS的工艺方法，包含如下的 工艺步骤：
[0027] 第一步，在沟槽内形成第二层多晶硅并刻蚀完成之后，形成体区并推进；
[0028] 第二步，离子注入形成源区；
[0029] 第三步，进行接触孔第一接膜层淀积；
[0030] 第四步，进行源区推进；
[0031] 第五步，进行接触孔第二接膜层淀积；
[0032] 第六步，形成接触孔、金属层以及钝化层。
[0033] 进一步地，所述第二步淀积接触孔第一接膜层的厚度为1100?3000A。
[0034] 进一步地，所述第五步淀积接触孔第二接膜层之后，接触孔结膜层的总厚度为 6100?80001。
[0035] 本发明所述的沟槽型双层栅MOS，增加了接触孔接膜层，其工艺方法在源极注入形 成之后不立即做推进，而是先做接触孔接膜层淀积，把保护环区沟槽内的源区多晶硅表面 覆盖上氧化膜做隔离，再进行源区的高温推进，这样有氧化膜的隔离，使得源区热推进不会 被扩散进P型杂质而形成异常结，提高了器件的击穿电压。
【附图说明】
[0036] 图1是现有工艺下的器件形成异常结的显微图片。
[0037] 图2是现有的沟槽型双层栅MOS的剖面结构示意图。
[0038] 图3是本发明工艺形成接触孔第一接膜层的示意图。
[0039] 图4是本发明工艺形成接触孔第二接膜层的示意图。
[0040] 图5是本发明工艺流程图。
[0041] 附图标记说明
[0042] 1是介质层，2是第一多晶硅，3是热氧化介质层，4是高密度等离子体氧化膜，5是 栅氧化层，6是第二多晶硅，7是接触孔接膜层。
【具体实施方式】
[0043] 本发明所述的沟槽型双层栅MOS，如图4所示，其栅极沟槽内包含有第一多晶硅2 及第二多晶硅6,形成双层栅，所述第一多晶硅2位于沟槽下部，与沟槽之间间隔有介质层 1.第一多晶硅2上方，从下至上依次具有热氧化介质层3及高密度等离子氧化膜4 ;第二多 晶硅6位于高密度等离子氧化膜4上方的沟槽内部，且与沟槽之间间隔有栅氧化层5 ;所述 第二多晶硅6与栅氧化层5之间还间隔有接触孔接膜层7。
[0044] 本发明所述的制备沟槽型双层栅MOS的工艺方法，其前端工艺与传统相同，但是 在源区注入形成之后不立即进行推进，而是先淀积接触孔接膜层之后再进行源区的推进， 这样后续的热推进由于存在接触孔接膜层的阻挡作用而不会导致P型杂质的扩散形成异 常结。具体步骤如下：
[0045] 第一步，在沟槽内形成第二层多晶硅并刻蚀完成之后，形成体区并推进。
[0046] 第二步，离子注入形成源极。
[0047] 第三步，进行接触孔第一接膜层淀积，如图3所示。
[0048] 第四步，进行源极推进。
[0049] 第五步，进行接触孔第二接膜层淀积，总的接触孔接膜层厚度为1100?4000A，如 图4所示。结合本实施例，优选地接触孔接膜层总厚度为3000A,这样器件的漏电流最低。
[0050] 第六步，形成接触孔、金属层以及钝化层。
[0051] 经过以上工艺制成的沟槽型双层栅MOS，接触孔结膜层分两次形成，源极推进后不 存在异常结，器件的击穿电压得到改善。
[0052] 以上仅为本发明的优选实施例，并不用于限定本发明。对于本领域的技术人员来 说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同 替换、改进等，均应包含在本发明的保护范围之内。
【主权项】
1. 一种沟槽型双层栅MOS，其栅极沟槽内包含有第一多晶硅及第二多晶硅，形成双层 栅，所述第一多晶硅位于沟槽下部，与沟槽之间间隔有介质层，第一多晶硅上方具有热氧化 介质层及高密度等离子氧化膜；第二多晶硅位于高密度等离子氧化膜上方的沟槽内，与沟 槽之间间隔有栅氧化层；其特征在于： 所述第二多晶硅与栅氧化层之间还间隔有接触孔接膜层。
2. 如权利要求1所述的沟槽型双层栅M0S，其特征在于：所述的接触孔接膜层为氧化 膜。
3. 制备如权利要求1所述的沟槽型双层栅MOS的工艺方法，其特征在于：包含如下的 工艺步骤： 第一步，在沟槽内形成第二层多晶硅并刻蚀完成之后，形成体区并推进； 第二步，离子注入形成源极； 第三步，进行接触孔第一接膜层淀积； 第四步，进行源极推进； 第五步，进行接触孔第二接膜层淀积； 第六步，形成接触孔、金属层以及钝化层。
4. 如权利要求3所述的沟槽型双层栅MOS的工艺方法，其特征在于：所述第二步淀积 接触孔第一接膜层的厚度为1100?3000A。
5. 如权利要求3所述的沟槽型双层栅MOS的工艺方法，其特征在于：所述第五步淀积 接触孔第二接膜层之后，接触孔结膜层的总厚度为6100?8000A。
【专利摘要】本发明公开了一种沟槽型双层栅MOS，其栅极沟槽内包含有第一多晶硅及第二多晶硅，形成双层栅，所述第一多晶硅位于沟槽下部，与沟槽之间间隔有介质层，第一多晶硅上方具有热氧化介质层及高密度等离子氧化膜；第二多晶硅位于高密度等离子氧化膜上方的沟槽内，与沟槽之间间隔有栅氧化层；所述第二多晶硅与栅氧化层之间还间隔有接触孔接膜层。本发明还公开了所述沟槽型双层栅MOS的工艺方法，通过本发明工艺制备的沟槽型双层栅MOS，解决了源端与漏端之间漏电的问题，提高了器件的击穿电压。
【IPC分类】H01L23-532, H01L21-336, H01L21-768, H01L29-78
【公开号】CN104538451
【申请号】CN201410853978
【发明人】陈晨
【申请人】上海华虹宏力半导体制造有限公司
【公开日】2015年4月22日
【申请日】2014年12月31日