一种栅漏电容缓变的超结功率器件及其制造方法
【技术领域】
[0001]本发明属于半导体功率器件技术领域，特别是涉及一种栅漏电容缓变的超结功率器件及其制造方法。
【背景技术】
[0002]近10多年来，超结功率器件的电荷平衡理论在半导体行业的应用，为高压功率器件的市场建立了新的标杆。超结功率器件基于电荷平衡技术，可以降低导通电阻和寄生电容，使得超结功率器件具有极快的开关特性，可以降低开关损耗，实现更高的功率转换效率。公知的超结功率器件的剖面结构示意图如图1a所示，包括第一掺杂类型的漏区100及位于漏区100之上的第一掺杂类型的衬底外延层101 ;凹陷在衬底外延层101内设有用于和衬底外延层101杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区102 ；在柱状掺杂区102的顶部设有第二掺杂类型的体区103，体区103超出相对应的柱状掺杂区102两侧并延伸至衬底外延层101内；在体区103的内部两侧分别设有第一掺杂类型的源区106 ;相邻的体区103之间的衬底外延层101之上设有栅介质层104和栅极105，栅介质层104和栅极105向两侧延伸至相邻的源区104的上部，由此每个栅极105可以同时控制两个沟道区的开启或者关断。绝缘介质层107覆盖栅极105、衬底外延层101和体区103 ;在绝缘介质层107内设有接触孔且在接触孔内填充有金属层108，金属层108覆盖了栅极105并与体区103和源区104形成欧姆接触。
[0003]超结功率器件在开启和关断过程中，米勒电容(Crss)及其所对应的栅漏电容(Cgd)对超结功率器件的开关速度起主导作用，若能降低Cgd，就可提高超结功率器件的开关速度、降低开关损耗；同时，公知的超结功率器件在开启和关断时，栅漏电容(Cgd)会发生突变，如图1b所示，这使得超结功率器件的电磁干扰严重。
【发明内容】
[0004]本发明的目的是为克服现有技术的不足而提供一种栅漏电容缓变的超结功率器件及其制造方法，本发明的超结功率器件采用具有两种或两种以上不相等宽度的体区结构，同时采用分栅结构，能够把超结功率器件在开启或关断时的栅漏电容突变分摊到多个电压节点，从而降低由栅漏电容突变引起的电磁干扰。
[0005]根据本发明提出的一种栅漏电容缓变的超结功率器件，包括:
[0006]在半导体衬底的底部设有第一掺杂类型的漏区，该漏区的上部设有第一掺杂类型的衬底外延层；
[0007]所述衬底外延层的内部设有凹陷在该衬底外延层内部的用于与衬底外延层杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区，该柱状掺杂区的宽度相等，且相邻的柱状掺杂区之间的间距相等；
[0008]所述柱状掺杂区的顶部分别设有第二掺杂类型的体区，该体区超出相对应的柱状掺杂区两侧并延伸至所述衬底外延层的内部；
[0009]其特征在于:
[0010]所述体区设有两种或两种以上不相等的宽度；
[0011]所述体区内部的两侧分别设有第一掺杂类型的源区，该源区与相邻的衬底外延层之间的体区层构成器件的沟道区；
[0012]所述沟道区上部设有栅介质层和栅极，所述栅极之间由绝缘介质层隔离，该绝缘介质层覆盖所述栅极、衬底外延层和体区；
[0013]所述绝缘介质层内部设有接触孔，该接触孔内填充有金属层，该金属层与所述体区和源区形成欧姆接触。
[0014]本发明提出的一种栅漏电容缓变的超结功率器件的进一步优选方案是:
[0015]本发明所述体区的宽度依次设为:A、A+1B、A、A+1B、A、…；或者依次设为:A、A+1B、...、A+nB、A+(n_l)B、…、A、A+1B、...、A+nB、A+(n_l)B、...、A、…，其中:n^2。所属体区的宽度按照上述方式依次设置，体区的不想等宽度的数量以及依次设置的循环次数可以根据芯片面积的大小、制造工艺平台的选择以及芯片的特性要求(如导通电阻的要求、栅漏电容缓变的次数等)来设定，由不相等的体区宽度得到的不相等的相邻体区之间的间距的数量决定了芯片在开启或关断时的栅漏电容缓变的次数，而依次设置的循环次数以能够满足芯片导通电阻大小的要求。
[0016]本发明所述第一掺杂类型为η型掺杂，所述第二掺杂类型为P型掺杂；或者所述第一掺杂类型为P型掺杂，所述第二掺杂类型为η型掺杂。
[0017]本发明所述衬底外延层的材质为硅。
[0018]本发明所述体区和衬底外延层的上部设有栅极电阻，该栅极电阻与所述体区和衬底外延层之间设有介质层，所述栅极通过所述栅极电阻与外部电路连接。
[0019]基于上述本发明提出的一种栅漏电容缓变的超结功率器件的制造方法，其特征在于，包括如下具体步骤:
[0020]步骤一:在第一掺杂类型的漏区的上部形成第一掺杂类型的衬底外延层；
[0021]步骤二:在所述衬底外延层的内部形成凹陷在该衬底外延层内部的用于与衬底外延层杂质形成电荷平衡的多个相互平行的第二掺杂类型的柱状掺杂区，该柱状掺杂区的宽度相等，且相邻的柱状掺杂区之间的间距相等；
[0022]步骤三:在所述柱状掺杂区的顶部形成第二掺杂类型的体区，该体区超出相对应的柱状掺杂区的两侧并延伸至所述衬底外延层的内部，且所述体区设有两种或两种以上不相等的宽度；
[0023]步骤四:在所述体区和衬底外延层的表面形成栅介质层，并在该栅介质层的上部形成多晶娃介质层；
[0024]步骤五:刻蚀所述多晶硅介质层和栅介质层，刻蚀后剩余的多晶硅介质层形成器件的栅极，并同时形成位于所述体区和衬底外延层上部的栅极电阻；
[0025]步骤六:首先自对准地进行低浓度的第一掺杂类型的离子注入，然后再进行源区光刻；或者直接进行源区光刻，然后再进行第一掺杂类型的离子注入，在所述体区的内部形成器件的源区；
[0026]步骤七:覆盖所形成的结构淀积绝缘介质层，之后刻蚀所述绝缘介质层，在该绝缘介质层的内部形成接触孔；
[0027]步骤八:进行第二掺杂类型的离子注入，在所述体区的内部形成体区的接触区；
[0028]步骤九:覆盖所形成的结构淀积的金属层，该金属层覆盖所述栅极并填满所述接触孔。
[0029]本发明提出的一种栅漏电容缓变的超结功率器件的制造方法的进一步优选方案是:
[0030]步骤四所述栅介质层的材质为氧化硅、氮化硅、氮氧化硅、氧化铪或高介电常数的绝缘材料。
[0031]步骤七所述绝缘介质层的材质为硅玻璃、硼磷硅玻璃或磷硅玻璃。
[0032]步骤九所述金属层的材质为铜、铝、钨、钛、氮化钛或氮化钨中的一种或两种或两种以上形成的合金。
[0033]本发明与现有技术相比其显著优点在于:
[0034]第一，本发明提出的一种栅漏电容缓变的超结功率器件的体区具有两种或两种以上不同的宽度，由于与衬底外延层杂质形成电荷平衡的多个相互平行的柱状掺杂区的宽度相等且相邻的柱状掺杂区之间的间距相等，使得相邻的体区之间具有两种或两种以上不相等的间距；同时，还采用了分栅结构，与具有不相等间距的体区结构结合，能够把超结功率器件在开启或关断时的栅漏电容突变分摊到多个电压节点，进而能够降低由栅漏电容的突变，从而降低电容突变引起的电磁干扰现象。
[0035]第二，本发明提出的一种栅漏电容缓变的超结功率器件在使用中，能够方便地在器件的芯片内部集成栅极电阻，进一步抑制栅极电压震荡和降