一种复合栅结构电容及其制造方法
【技术领域】
[0001]本发明涉及半导体器件制造技术领域，具体地说，涉及一种复合栅结构电容及其制造方法。
【背景技术】
[0002]相对于以娃为代表的第一代半导体和以砷化镓为代表的第二代半导体，作为第三代半导体代表的碳化硅SiC材料具有更大的禁带宽度、临界击穿电场以及更高的热导率，更适合制造高压大功率半导体器件。作为国际上功率电子和新型材料领域研究的热点，SiC一直以来受到学界的高度重视，并已在Cree、Rohm、Infineon等公司的攻关推动下，进入商业化阶段。
[0003]与其它的宽禁带半导体相比，SiC材料能够通过热氧化生长S1jl，因此，SiCM0SFET 一直被认为具有较大发展潜力和应用前景的新型化合物半导体器件。然而，通过热氧化形成的Si02/SiC界面会产生大量的悬挂键、碳团簇和氧空位等缺陷电荷，使得Si02/SiC界面陷阱电荷比Si02/Si大约高两个数量级。这造成SiC M0SFET器件反型沟道载流子迀移极低，大大降低了器件性能。
[0004]其次，由于SiC材料的临界击穿电场很高，约为3X10MV/cm。在器件反向阻断的条件下，当SiC内部的电场达到临界击穿电场时，Si02中的电场最大值达到了约7.5X10MV/cm，这与热氧化SiC形成的S1jl的临界击穿电场相近，从而使SiC M0SFET器件的可靠性变得非常差。
[0005]目前，主流采用氮化处理降低Si02/SiC界面陷阱电荷。这种方法虽然在一定程度上降低了界面态密度，但是氮化过程中会使Si02因氮引入而产生电子空位，其直观表现是氮化后的氧化层固定电荷增多，降低了器件的可靠性。此外，针对栅氧化层的可靠性，有研究者采用Hf02、A1203、A1N、Hf.Al! X0N等High_K介质材料代替S1jl作为M0S器件栅介质材料。这种方法虽然在一定程度上改善了栅介质层的耐压能力，但是导致M0S器件具有更高的界面态密度。
【发明内容】
[0006]为解决以上问题，本发明提供了一种复合栅结构电容及其制造方法，用以降低电容的界面态密度，并提高电容的耐压能力。
[0007]根据本发明的一个方面，提供了一种复合栅结构电容，包括:
[0008]SiC 衬底；
[0009]SiC外延层，其设置于所述SiC衬底上；
[0010]过渡层，其设置于所述SiC外延层上；
[0011]绝缘层，其设置于所述过渡层上，
[0012]其中，所述过渡层为异质双层晶体结构，所述异质双层晶体结构靠近所述外延层的一层用于降低界面态密度，靠近所述绝缘层的一层用于提高所述过渡层的稳定性。
[0013]根据本发明的一个实施例，所述绝缘层的材料与所述过渡层的材料化学成份相近，用以避免生成界面化合物。
[0014]根据本发明的一个实施例，所述过渡层为氮氧化硅层，其靠近所述外延层的为Si2N3层，靠近所述绝缘层的为Si 205层。
[0015]根据本发明的一个实施例，所述Si2N3层和所述Si 205层为单层晶体结构。
[0016]根据本发明的一个实施例，所述绝缘层为氮氧化铪硅层。
[0017]根据本发明的另一个方面，还提供了一种用于复合栅结构电容的制作方法，包括:
[0018]在SiC衬底上生成SiC外延层以形成SiC外延片；
[0019]在所述SiC外延层上外延生长具有异质双层晶体结构的过渡层；
[0020]在所述过渡层上沉积绝缘材料并进行处理以获得绝缘层；
[0021]在所述SiC衬底及所述绝缘层上淀积金属以形成电极。
[0022]根据本发明的一个实施例，外延生长具有异质双层晶体结构的过渡层的步骤进一步包括:
[0023]将SiC外延片置于反应炉中；
[0024]在反应炉中温度升高至指定温度后，向反应炉内部充入第一预定时间间隔的氢气，然后充入第二预定时间间隔的氮气，用以形成异质双层晶体结构中靠近外延层的用于降低界面态密度的一层；
[0025]将SiC外延片从反应炉取出，置于空气中并与空气中氧气发生反应形成异质双层晶体结构中靠近绝缘层的用于提高过渡层的稳定性的一层。
[0026]根据本发明的一个实施例，在所述过渡层上沉积绝缘材料并进行处理以获得绝缘层的步骤进一步包括:
[0027]在过渡层上通过CVD方法沉积形成硅氧化铪层；
[0028]通过等离子技术对硅氧化铪层进行氮掺杂获得氮氧化铪硅层，所述氮氧化铪硅层为所述绝缘层。
[0029]根据本发明的一个实施例，在所述SiC外延层上外延生长具有异质双层晶体结构的过渡层之前包括:将SiC外延片置于HF溶液中浸泡以腐蚀SiC衬底及其上的SiC外延层在转移过程中表面形成的3102氧化层。
[0030]根据本发明的一个实施例，获得所述绝缘层后及形成所述电极之前还包括将形成绝缘层的SiC外延片在惰性气体中退火处理。
[0031]本发明的有益效果:
[0032]本发明通过设置复合栅介质结构的电容，并在电容的过渡层上设置异质双层晶体结构，可以降低SiC外延层与过渡层的界面态密度，还可以提高过渡层的稳定性。在过渡层上设置High-K介质材料绝缘层，可以提高电容的耐压能力。
[0033]本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
【附图说明】
[0034]为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要的附图做简单的介绍:
[0035]图1是现有技术中一种复合栅SiC M0S电容结构示意图；
[0036]图2a_2e是根据本发明的一个实施例的复合栅结构电容的各工艺阶段对应的结构示意图；
[0037]图3a_3d是根据本发明的一个实施例的SiC外延片及其上的过渡层的原子结构示意图；以及
[0038]图4是根据本发明的一个实施例的形成异质双层晶体结构时的氢刻蚀与氮化过程不意图。
【具体实施方式】
[0039]以下将结合附图及实施例来详细说明本发明的实施方式，借此对本发明如何应用技术手段来解决技术问题，并达成技术效果的实现过程能充分理解并据以实施。需要说明的是，只要不构成冲突，本发明中的各个实施例以及各实施例中的各个特征可以相互结合，所形成的技术方案均在本发明的保护范围之内。
[0040]CREE公司中国专利W02007035304A1指出，在SiC材料上热生长氧化层，即栅介质Si02，在不低于1175°C的N0气氛中退火(最适宜温度为1300°C )。热氧化层退火可在表面覆有SiC薄膜的SiC管中进行。为形成该氧化层，可在干氧中热生长初步氧化层，然后在湿氧中再次氧化该氧化层。
[0041]在该专利中，通过干氧氧化SiC表面形成Si02的速度相当的慢，Si02的厚度也不能生长太厚。并且，氧化SiC形成Si02的过程中，C元素的氧化使Si02中产生较多缺陷，降低了栅介质的击穿电压。同时，干氧氧化形成的Si02/SiC界面态密度特别高，氧化后的N0退火在一定程度上能降低界面态密度。更糟糕的是，N0退火会使5102因氮引入而产生缺陷，其直观表现是氮化后的氧化层固定电荷增多，从而影响阈值电压。
[0042]High-K材料是一种高介电值材料，可取代二氧化娃作为栅介质绝缘层，其具备良好的绝缘属性，同时可在栅和硅底层通道之间产生较高的场效应(即高_k)。良好的绝缘属性和$父尚的场效应是尚性能晶体管的理想属性。k用于描述一种材料保有电荷的能力，尚k材料可以大幅减少漏电量。
[0043]但是，单独一种High-K材料作为栅绝缘层，很难在界面稳定性、材料稳定性和电学性能上达到完美的统一，复合栅结构无法避免在高温退火时形成界面化合物。如中国专利CN102244108A公布的复合栅SiC M0S电容，其结构如图1所示，其复合栅介质层包括Si02过渡层和LaxAll-xON介质层。工艺过程中采用热氧化SiC制作Si02薄膜，难以获得低界面态密度的SiC/Si02界面及高质量5;102介质层。LaxAll-xON介质层中的氮元素很难渡越S1jl，饱和SiC表面的悬挂键以降低界面态密度。高温退火时，S1jP Lajh X0N两种材料不可避免因界面反应而形成界面化合物。
[0044]因此，针对以上现有技术中的缺陷，本发明提供了一种复合栅结构的电容，其中的栅结构采用多介质层，用以减小界面态密度，减小栅漏电流，改善介质层的耐压能力，提高栅介质的可靠性。
[0045]如图2e所不为根据本发明的一个实施例的一种复合栅结构电容，以下参考图2e来对本发明进行详细说明。
[0046]该复合栅结构电容包括SiC衬底211、SiC外延层212、过渡层21及绝缘层3。SiC外延层212设置于SiC衬底211上的一侧，过渡层21设置于SiC外延层212上，绝缘层3设置于过渡层21上。SiC衬底211及在其上生成的SiC外延层212统称为SiC外延片。绝缘层3用于改善介质层的耐压能力，提高栅介质的可靠性。在本发明中，过渡层21为异质双层晶体结构，异质双层晶体结构中靠近外延层的一层用于降低界面态密度，靠近绝缘层的一层用于提高过渡层的稳定性。
[0047]在本发明的一个实施例中，采用的绝缘层的材料与过渡层的材料化学成份相近，可以避免在两者的界面处生成界面化合物，从而避免界面化合物对产品性能的影响。
[0048]在本发明的