结晶性层叠结构体,半导体装置的制造方法
【专利说明】结晶性层叠结构体，半导体装置 【技术领域】
[0001] 本发明涉及结晶性层叠结构体以及半导体装置。 【【背景技术】】
[0002]在被成膜样品上形成结晶性高的氧化镓系薄膜的方法有：使用雾CVD(MistCVD) 法等水微粒（waterfineparticles)的成膜方法（专利文献1 :日本专利特开2013-28480 号公报）。在该方法中，将乙酰丙酮镓（Galliumacetylacetonate)等镓化合物溶解于盐酸 等酸中而制成原料溶液。将该原料溶液微粒化，由此形成原料微粒，将该原料微粒以载气向 被成膜样品的成膜面供给，使原料雾（Mist)反应而在成膜面上形成薄膜，由此在被成膜样 品上形成结晶性高的氧化镓系薄膜。
[0003] 为了使用氧化镓系薄膜而形成半导体设备，控制氧化镓系薄膜的 导电性是必要的。专利文献1及非专利文献l[ElectricalConductive Corundum-Structureda-Ga203ThinFilmsonSapphirewithTin-DopingGrownby Spray-AssistedMistChemicalVaporDeposition(JapaneseJournalofApplied Physics51 (2012) 070203)]中，公开了 一种向a-氧化镓薄膜掺入杂质的技术 (Technologiesfordoping)〇 【
【发明内容】
】
[0004] 根据专利文献1及非专利文献1的方法，可以形成导电性出色的a-氧化镓薄 膜，然而本发明人进一步研宄时发现，以这些文献所述的方法形成厚300nm左右的a-氧 化镓薄膜，刚刚成膜之后导电性出色，但进行500°C下的加热步骤之后再次评估导电性时， 氧化镓薄膜呈高电阻化，失去半导体特性、导电性。在半导体设备的制造步骤中，成膜步 骤之后，通常具有必要的500°C以上的加热步骤，在这样的温度区域下加热，由此导致高电 阻化，这是严重的问题。
[0005] 通常，半导体材料的导电性的控制主要着眼于：通过控制掺杂剂（Dopant)浓度， 和掺杂Ooping)后的活性化退火（Activationannealing)，从而提高活化率。按照该原 贝1J，以所述专利文献及公知文献提供的方法向a-氧化镓薄膜进行掺杂（Doping)之后，为 了活性化退火及Ohmic退火（Ohmicannealing)而对半导体进行加热时，遇到的问题是：呈 现高电阻化（以电阻值值计算，为2到4个数量级）。
[0006] 该问题的原因有，通常，加热使得污染（Contamination)元素在结晶内移动，阻碍 电子移动的位置。
[0007] 从该观点出发，减少原来不应该存在的污染元素后，即使还残留微量污染元素，找 到实现电非活性状态（Electricallyinactivestate)的最适合的退火条件，采用退火温 度低温化，退火曲线（Annealingprofile)最优化，控制退火环境等各种解决方法。
[0008] 然而高电阻化的问题没有得到解决。
[0009] 本发明鉴于上述情况，解决的技术问题是提供一种导电性出色的结晶性层叠结构 体，该结晶性层叠结构体中，具有刚玉结构的结晶性氧化物薄膜即使在退火（加热）步骤后 也没有高电阻化。
[0010] 本发明人为了达成上述目而进行认真研宄后发现，对于具有膜厚lym以上的刚 玉结构之结晶性氧化物薄膜，即使进行退火处理，电阻率不上升，而是降低，进一步进行反 复研宄从完成本发明。
[0011] 为解决上述技术问题，本发明提供一种结晶性层叠结构体，具备底层基板（base substrate)，和在该底层基板上直接或介由其他层设置于该底层基板上的具有刚玉结构的 结晶性氧化物薄膜，所述结晶性氧化物薄膜的膜厚是1ym以上，所述结晶性氧化物薄膜的 电阻率（electricalresistivity)为80mDcm以下。 优选地，所述结晶性氧化物薄膜至少含有镓。 优选地，所述结晶性氧化物薄膜的表面粗糙度Ra为0. 1ym以下。 优选地，所述膜厚为1~20ym。 优选地，所述底层基板是c面蓝宝石基板。 本发明还提供一种形成结晶性层叠结构体之制造方法，其中，将原料溶液微粒化而生 成原料微粒，将该原料微粒以载气向成膜室供给，在配置于所述成膜室内的底层基板上形 成具有刚玉结构的结晶性氧化物薄膜；并且，其中，所述结晶性氧化物薄膜的膜厚为1ym 以上，所述结晶性氧化物薄膜的电阻率为80mDcm以下；所述结晶性氧化物薄膜的膜厚形 成为1ym以上之后，进行退火处理。 优选地，以600°C以下的条件进行退火处理。 本发明再次提供一种半导体装置，是由所述的结晶性层叠结构体而构成该半导体装 置。
[0012] 本发明取得的有益效果：就本发明的结晶性层叠结构体而言，具有刚玉结构的结 晶性氧化物薄膜即使在退火处理后，也没有高电阻化，导电性出色，在半导体装置等中是有 用的。 【【附图说明】】
[0013]【图1】表示本发明的一个实施方式的结晶性层叠结构体的构成图。 【图2】是本发明的实施例中使用的雾CVD装置的构成图。 【图3】是本发明的实施例中的，表示结晶性氧化物薄膜厚度和电阻值关系的图表。 【图4】表示试验例中的TEM像。 【图5】表示试验例中的TEM像。 【【具体实施方式】】
[0014] 本发明的结晶性层叠结构体，具备底层基板，和直接或介由其他层设置于该底层 基板上的具有刚玉结构的结晶性氧化物薄膜，所述结晶性氧化物薄膜的膜厚是1 ym以 上，所述结晶性氧化物薄膜的电阻率为80mDcm以下。所谓「结晶性层叠结构体」，是含有 一层以上的结晶层的结构体，也可以含有结晶层之外的层（例如：无定形层（Amorphous layer))。并且结晶层优选为单晶层，也可以是多结晶层。所述结晶性氧化物薄膜可以是成 膜后进行退火处理的，通过退火处理，在结晶性薄膜和欧姆电极（Ohmicelectrode)之间也 可以形成欧姆电极氧化的金属氧化物薄膜。欧姆电极有例如铟或钛等。
[0015] 〈底层基板〉 就底层基板而言，如果成为上述结晶性氧化物薄膜的支持体的话就没有特别限定，优 选为具有刚玉结构的基板。具有刚玉结构的基板有例如蓝宝石基板（例如：C面蓝宝石基 板（c-plane sapphire substrate))，或a型氧化镓基板等。另外，不具有刚玉结构的底层 基板有例如具有六方晶结构（hexagonal structure)的基板（例如：6H-SiC基板，ZnO基 板，GaN基板）等。优选为在具有六方晶结构的基板上，直接或介由其他层（例如：缓冲层） 形成结晶性氧化物薄膜。底层基板的厚度在本发明中没有特别限定，优选为50~2000ym， 更优选为200~800ym。
[0016] <结晶性氧化物薄膜> 就结晶性氧化物薄膜而言，如果是具有刚玉结构的结晶性氧化物的膜的话就没有特别 限定，因为要成为半导体特性好的，优选为：含有具有刚玉结构的氧化物半导体作为主要成 分。另外就所述结晶性氧化物薄膜而言，磁性金属（例如Fe，Co，Ni等）不作为含有的主要 成分而非磁性金属（例如Ga，Ti，V，In等）作为主要成分含有，其半导体特性更加出色，是 优选的。并且，所述结晶性氧化物薄膜，优选为单晶，但也可以为多结晶。就所述结晶性氧 化物薄膜的组成而言，优选为所述薄膜中含有的金属元素中的镓，铟，铝及铁共计的原子比 (相对于所有金属元素）为〇. 5以上，更加优选为金属元素中镓的原子比为0. 5以上。该优 选的镓原子比具体而言是例如0. 5,0. 6,0. 7,0. 8,0. 9,1，也可以在上述例举的任意2个数 值间的范围内。 原子比为所述优选的原子比的话，可以进行更适当的退火处理而使电阻率降低。特别 是，金属元素中的镓的原子比为〇. 5以上时，所述结晶性氧化物薄膜的膜厚不到1ym时，该 薄膜的退火处理导致的高电阻化显著，所述结晶性氧化物薄膜膜厚为1um以上时，该薄膜 的退火处理使得电阻率变得明显呈低电阻化。更具体的例子有，所述结晶性氧化物薄膜的 电阻率为80mDcm以下，更加优选为50mDcm以下，最优选为低电阻化至25mDcm以下。
[0017] 另外，就结晶性氧化物薄