膜的组成而言，例如优选为InxAlYGazFev0 3(0彡X彡2. 5， 0彡Y彡2.5,0彡Z彡2.5,0彡V彡2. 5,X+Y+Z+V= 1. 5~2. 5)，1彡Z。更加优选为X，Y，Z以 及V，分别具体为例如 〇,〇? 〇l，〇. 05,0. 1，0. 2,0. 3,0. 4,0. 5,0. 6,0. 7,0. 8,0. 9，1，1. 1，1. 2， 1.3,1.4,1.5,1.6,1.7,1.8,1.9, 2, 2. 1，2. 2, 2. 3, 2. 4, 2. 5 中任意一个数值。另外X+Y+Z+V 优选为，具体而言例如是1.5,1.6,1.7,1.8,1.9, 2, 2. 1，2. 2, 2. 3, 2. 4, 2. 5中任意一个数 值。另外所述X，Y，Z，V，以及X+Y+Z+V也可以分别在此例举的任意2个数值的范围内。另外 上述一般式，表示具有刚玉结构的网格点上的原子组成，没有表示为「X+Y+Z+V= 2」，这也 是明显的，也可以含有非化学计量氧化物，也可以含有金属不足氧化物（metal-deficient oxide)，氧不足氧化物（oxygen-deficientoxide)。
[0018] 结晶性氧化物薄膜，可以直接形成于底层基板上，也可以介由其他层而形成。其他 层有例如其他组成的刚玉结构结晶薄膜、刚玉结构以外的结晶薄膜或无定形（amorphous) 薄膜等。
[0019] 就结晶性氧化物薄膜而言，在其至少一部分（更具体而言是厚度方向的一部分） 掺入杂质也是可以的，也可以是单层结构，也可以是多层结构。为多层结构时，结晶性氧化 物薄膜由例如绝缘性薄膜和导电性薄膜层叠而构成，不过本发明不受其限定。另外，由绝缘 性薄膜和导电性薄膜层叠而构成多层结构时，绝缘性薄膜和导电性薄膜的组成，可以相同 也可以相互不同。绝缘性薄膜和导电性薄膜的厚度比没有特别限定，优选为（导电性薄膜 的厚V(绝缘性薄膜的厚）的比为0.001~100,更加优选为0.1~5。进一步优选的比 具体而言例如是 〇?l，〇. 2,0. 3,0. 4,0. 5,0. 6,0. 7,0. 8,0. 9,1，1. 1，1. 2,1. 3,1. 4,1. 5,1. 6， 1. 7,1. 8,1. 9, 2, 3,4, 5中任意一个数值，也可以是在此例举的任意2个值间的范围内。
[0020] 导电性薄膜掺入赋予导电性的杂质也是可以的。就杂质的掺入浓度而言，根据对 于导电性膜所要求的特性而适当的决定，例如为lE15/cm3~lE20/cm3。另外，对于掺入的 杂质种类没有特别限定，例如为由Ge，Sn，Si，Ti，Zr及Hf中的至少1种组成的掺杂剂等。 就绝缘性薄膜而言，通常不需要掺入杂质，不过也可以在不呈现导电性的程度内掺入杂质。
[0021] 结晶性氧化物薄膜的厚度是1ym以上。形成的结晶性氧化物薄膜通常为300nm 左右的厚度，不过形成这样的厚度时，进行加热步骤时产生的导电性薄膜高电阻化的问题 不能解决。在本发明中，形成的结晶性氧化物薄膜厚为1um以上的话，进行加热步骤时的 导电性薄膜高电阻化可以得到抑制。结晶性氧化物薄膜的厚度的上限没有特别限定，不过 优选为100um，更优选为50ym，最优为选20ym。最合适的结晶性氧化物薄膜的厚度具体 而言例如是 1，2, 3,4, 5,6, 7,8,9,10,11，12,13,14,15,16,17,18,19, 20ym中的任意一个 数值，也可以是在此例举的任意2个值间的范围内。在这样的膜厚下，可以进行更合适的退 火处理从而降低电阻率。
[0022] 在本发明中，将原料溶液微粒化而生成原料微粒，将该原料微粒以载气向成膜室 供给，在配置于所述成膜室内的底层基板上形成具有刚玉结构的结晶性氧化物薄膜时，所 述结晶性氧化物薄膜被形成为1ym以上，之后通过退火处理，所述结晶性氧化物薄膜的电 阻率成为80mQcm以下，可以制造本发明的结晶性层叠结构体。
[0023] 对于结晶性氧化物薄膜的形成方法没有特别限定，可以是将例如镓化合物，铟化 合物，铝化合物以及铁化合物，对应于结晶性氧化物薄膜的组成而进行组合，将得到的组合 原料化合物进行酸化反应，从而可以形成。由此，在底层基板上可以从底层基板侧结晶生长 出结晶性氧化物薄膜。镓化合物以及铟化合物也可以是：将镓金属或铟金属作为起始材料 在刚要成膜之前变为镓化合物及铟化合物。镓化合物，铟化合物，铝化合物以及铁化合物有 例如：各种金属的有机金属络合物（例如：乙酰丙酮（Acetylacetonate)络合物）或卤化 物（氟化，氯化，溴化或碘化物）。掺杂剂原料有例如：掺入的杂质之金属单体或化合物（例 如卤化物，氧化物）等。为了稳定地形成厚膜，将异常粒抑制剂Br或I导入薄膜中，异常粒 成长导致的表面粗糙度的恶化可以被抑制。为了控制导电性考虑Ge，Sn，Si，Ti，Zr，Hf等 n型掺杂剂，但不受其限定。导入异常粒抑制剂Br或I的10倍以上的n型掺杂剂，使得荷 载密度（Carrierdensity)容易控制。另外，也可以用异常粒抑制剂的Br或I作为n型掺 杂剂可以控制导电性。 通过使用所述异常粒抑制剂，可以使所述结晶性氧化物薄膜表面粗糙度（Ra)成为 0.lym以下，可以进一步提高半导体特性。另外表面粗糙度（Ra)是根据JISB0601测得的 算术平均粗糙度。 就所述结晶性氧化物薄膜而言，其X射线的半值宽度（x-rayhalf-width)没有限定。 特别是，相对于形成厚度不到1Um的情况，X射线半值宽度不一定被改善也是可以的。即， 所述结晶性薄膜的X射线半值宽度即使不改善通过退火处理也可以达到低电阻化。
[0024] 更具体而言，就结晶性氧化物薄膜而言，从溶解有原料化合物的原料溶液生成原 料微粒，将该原料微粒向成膜室供应，在所述成膜室内使所述原料化合物反应，由此可以得 以形成。原料溶液的溶剂优选为水，过氧化氢水（hydrogenperoxidewater)，有机溶剂。 如果向薄膜掺杂杂质时，在掺杂剂原料的存在下，使上述原料化合物进行氧化反应即可。掺 杂剂原料优选为包含于原料溶液中，且与原料化合物一起被微粒化。 另外通过上述方法，所述结晶性氧化物薄膜的膜厚可以通过调节成膜时间而成为1ym以上。
[0025] 本发明中，电阻率可以通过退火处理达到80mQcm以下。在本发明中，电阻率 (mDcm)是按照4探针法（JISH0602 :以单晶硅及硅晶片的4探针法进行的电阻率测量 方法），采用4探针测量仪测量。在本发明中，就退火处理的温度而言，如果电阻率可以为 80mQcm以下的话，就没有特别限定，优选600°C以下，更加优选为550°C，最优选为500°C以 下。通过这样优选的温度下进行退火处理，可以更适当地降低上述结晶性氧化物薄膜的电 阻率。就退火处理的处理时间而言，如果不阻碍本发明的目的就没有特别限定，不过优选为 10秒~10小时，更加优选为10秒~1小时。
[0026] <结晶性层叠结构体的构成例子> 本实施方式的结晶性层叠结构体及使用它的半导体装置的合适的例子如图1所示。 在图1的例子中，底层基板1上形成结晶性氧化物薄膜3。就结晶性氧化物薄膜3而言， 从底层基板1侧开始按顺序层积绝缘性薄膜3a和导电性薄膜3b而被构成。在导电性薄 膜3b上形成栅极绝缘膜（Gateinsulatorfilm) 5。在栅极绝缘膜5上形成栅电极（Gate electrode) 7。并且在导电性薄膜3b上，夹住栅电极7,形成源极和漏极电极9(Sourceand drainelectrodes)。以这样的构成，通过施加于栅电极7的栅极电压可以控制形成于导电 性薄膜3b的耗尽层（Depletionlayer)，晶体管工作（FET设备）成为可能。
[0027] 使用本实施方式的结晶性层叠结构体所形成的半导体装置有例如MIS或HEMT等 晶体管或TFT、使用半导体-金属连接的肖特基势皇二极管（Schottkybarrierdiode)、与 其他P层组合的PN或PIN二极管、发受光元件（Lightemittingandreceivingelement)。 【实施例】
[0028] 以下说明本发明的实施例。以下的实施例中，根据雾CVD法形成掺入杂质的结晶 性氧化物薄膜，不过本发明不受这些实施例的限定。
[0029]