半导体装置及其制造方法
【技术领域】
[0001] 本发明是有关一种半导体技术，且特别有关一种半导体装置及其制造方法。
【背景技术】
[0002] 随着集成电路不同世代的演进，为使元件的运算效率提升，改进元件驱动电流是 业界持续追求的目标。而当元件尺寸微缩至130nm或更小时，特别是65nm或是更小的尺 寸，传统上通过缩短栅极沟道长度和增加栅极氧化层电容等改进元件电流的手段将变得更 难以实施。
[0003] 根据半导体元件物理，金属氧化物半导体场效应晶体管（M0SFET)的驱动电流正 比于栅极沟道宽度。因此，增加栅极层在沟道宽度方向的长度值亦是提升元件驱动电流的 手段之一。然而，增加栅极层在沟道宽度方向的长度值会占用过多芯片面积，而不利于芯片 进一步微缩。
[0004] 因此，目前业界需要新颖的半导体装置制造方法，以有效提升元件驱动电流。
【发明内容】
[0005] 本发明解决的技术问题是：提供一种半导体装置及其制造方法，以解决或改善上 述问题。
[0006] 本发明的实施例是揭示一种半导体装置，包括：一基板，其具有一隔离区及由隔 离区所定义的一主动区；至少一沟槽，形成于主动区内，且沿一第一方向延伸；以及一栅极 层，设置于主动区上且沿一第二方向延伸，而顺应性填入所述至少一沟槽的侧壁及底部上。
[0007] 本发明的另一实施例是揭示一种半导体装置的制造方法，包括：提供一基板；于 基板内形成多个第一沟槽，其中第一沟槽构成一隔离区且于基板中定义出一主动区；于主 动区内形成至少一第二沟槽，其沿一第一方向延伸；于第一沟槽内填入一绝缘材料；以及 于主动区上形成一栅极层，其中栅极层沿一第二方向延伸，且填入第二沟槽的侧壁及底部 上。
[0008] 通过在主动区中沿第一方向形成第二沟槽，并使沿着第二方向延伸的栅极层顺应 性填入第二沟槽内，半导体装置的栅极沟道宽度可进一步增加，且主动区仍可维持原先的 设计尺寸。据此，可在维持相同芯片尺寸的前提下，有效提升半导体装置的驱动电流。
【附图说明】
[0009] 图1为根据本发明一实施例的半导体装置制造方法流程图。
[0010] 图2A至图5A为根据本发明一实施例的半导体装置制造方法的平面图。
[0011] 图2B、图3B、图4B、图5B分别为沿着图2A、图3A、图4A、图5A中线段A-A'方向的 剖面示意图。
[0012] 符号说明：
[0013] 10 基板
[0014]lla、llb、llc、lld第一沟槽
[0015] 11隔离区
[0016] 12第二沟槽
[0017] 13主动区
[0018] 14绝缘材料
[0019] 15栅极层
[0020] 16栅极氧化层
[0021] 50半导体装置
[0022] 100、200 方向
[0023] 1000、2000、3000、4000、5000 步骤
【具体实施方式】
[0024] 以下说明本发明实施例的半导体装置及其制造方法。然而，可轻易了解本发明所 提供的实施例仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。在 附图中，实施例的形状或是厚度可扩大或简化，以求清楚表示。再者，附图中未绘示或描述 的部件，为所属技术领域中具有通常知识者所习知的形式。
[0025] 请参照图5A及图5B，其中图5A为根据本发明实施例的半导体装置平面图， 而图5B为沿着图5A的线段A-A'方向的剖面示意图。在本实施例中，半导体装置50 可包括低压（lowvoltage)元件或高压（highvoltage)元件。举例来说，半导体装 置50为功率元件，其可包括垂直式双扩散金属氧化物半导体晶体管（verticaldouble diffusedM0SFET，VDM0S)或横向式双扩散金属氧化物半导体晶体管（lateraldiffused MOSFET,LDM0S)。
[0026] 半导体装置50包括一基板10,其具有一隔离区11及由隔离区11所定义的一主 动区13。在一实施例中，隔离区11为由填有绝缘材料14的第一沟槽lla-lld所构成的 浅沟槽隔离结构（shallowtrenchisolation,STI)，但本发明不以此为限。在其它实施 例中，隔离区11可为任何现有的隔离结构，例如区域氧化隔离结构（LOCalOxidationof Silicon,L0C0S)。
[0027] 至少一第二沟槽12,其形成于主动区13的基板10内且沿一第一方向100延伸。 在本实施例中，半导体装置50可包括两个第二沟槽12,如图5A-图5B所示，但本发明不以 此为限。在其它实施例中，半导体装置50可包括更少或更多个第二沟槽12。相较于作为隔 离区11的第一沟槽lla-lld，第二沟槽12内并未填有绝缘材料14。此外，第二沟槽12的 延伸方向（即，第一方向1〇〇)可平行或不平行于第一沟槽11a及11c的延伸方向。
[0028] 在本实施例中，第二沟槽12的深宽比（aspectratio)介于0? 3-0. 8之间。举 例来说，第二沟槽12的深度范围可介于3000-4000A之间，且第二沟槽12宽度范围可介于 5000-10000A之间。
[0029] -栅极层15,其设置于主动区13的基板10上且沿着一第二方向200延伸，而顺应 性填入沟槽12的侧壁及底部上。在本实施例中，栅极层15包括金属、单晶硅、多晶硅、上述 组合或任何适当的导电材料。在本实施例中，栅极层15的厚度大于800A，借此可避免栅极 层15受到来自第二沟槽12角落处的应力影响而破裂。
[0030] 一栅极氧化层16,其设置于基板10与栅极层15之间。在本实施例中，栅极氧化层 16可包括Si02、Ti02、HfZrO、Ta203、HfSi04、Zr02、ZrSi02、上述组合或任何适合的介电材料， 其厚度范围介于30A至1000A之间。
[0031] 在本实施例中，第二沟槽12的延伸方向（S卩，第一方向100)不同于栅极层15的 延伸方向（即，第二方向200)。举例来说，第二方向200垂直于第一方向100。
[0032] 根据上述实施例，通过在主动区13中沿第一方向100形成第二沟槽12,并使沿着 第二方向200延伸的栅极层15顺应性填入第二沟槽12内，半导体装置的栅极沟道宽度可 进一步增加，且主动区13仍可维持原先的设计尺寸。据此，可在维持相同芯片尺寸的前提 下，有效提升半导体装置的驱动电流。
[0033] 以下说明根据本发明一实施例的半导体装置制造方法。图1为根据本发明一实施 例的半导体装置制造方法流程图。图2A-图5A为根据本发明一实施例的半导体装置制造 方法的上视示意图。图2B、图3B、图4B、图5B分别为沿着图2A、图3A、图4A、图5A中线段 A-A'方向的剖面示意图。
[0034] 请参照图1及图2A-图2B，本发明实施例的半导体装置制造方法的起始步 骤1000为提供一基板10。基板10可包括块体（bulk)基板、外延基板或绝缘层上覆硅 (silicon-〇n-insulator，SOI)基板。在一实施例中，基板10包括元素半导体，如结晶结构 的硅或锗，或是化合物半导体，如硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟及/或锑化 铟。在一实施例中，基板10可为P型基板或n型基板，其取决于半导体装置设计需求。
[0035] 请再参照图1及图2A-图2B，进行半导体装置的制造方法的步骤2000,于基板10 内形成多个第一沟槽lla-lld与至少一第二沟槽12,其中第一沟槽lla-lld构成一隔离区 11且于基板10中定义出一主动区13,而第二沟槽12位于主动区13内且沿一第一方向100 延伸。在本实施例中，可于基板10内形成两个第二沟槽12,如图2A-图2B所示，但本发明 不以此为限。在其它实施例中，基板10内可形成更少或更多个第二沟槽12。在本实施例 中，第二沟槽12的延伸方向（即，第一方向100)可平行或不平行于第一沟槽11a及11c