半导体装置以及其制造方法
【专利摘要】本发明提供一种半导体装置以及其制造方法，谋求半导体装置的高集成化，并实现半导体芯片的小型化。该半导体装置包括半导体基板(SUB)、在半导体基板(SUB)上形成的由氧化硅构成的绝缘层(CL)以及在绝缘层(CL)上形成的由硅构成的半导体层(SL)，通过半导体层(SL)而形成有光信号用传输线路部(A)的光波导(PO)以及光调制部(B)的光调制器(PC)。并且，绝缘层(CL)成为留下其一部分而具有空洞的中空构造，构成光波导(PO)以及光调制器(PC)的半导体层(SL)各自的两侧面以及下表面露出而被空气覆盖。
【专利说明】
半导体装置以及其制造方法
技术领域
[0001]本发明涉及一种半导体装置以及其制造技术，例如能够适用于在半导体芯片内具有各种光器件的半导体装置。
【背景技术】
[0002]在日本特开2012-027198号公报(专利文献I)中记载有一种光半导体装置，该光半导体装置具有:作为半导体层的一部分的光波导;第一杂质区域，在光波导的一侧的半导体层形成，并导入有第一导电型的杂质；以及第二杂质区域，在光波导的另一侧的半导体层形成，并导入有与第一导电型相反的第二导电型的杂质。
[0003]现有技术文献
[0004]专利文献
[0005]专利文献I:日本特开2012-027198号公报
【发明内容】
[0006]在将硅作为材料的光波导中，在光波导中传播的光的一部分在波长左右的范围内逸出并传播至周围。为了降低由该光的逸出而引起的传播损失，光波导的周围(上下左右)被由氧化硅构成的绝缘膜覆盖。
[0007]但是，即使利用由氧化硅构成的绝缘膜覆盖光波导的周围(上下左右)，也存在当相邻的光波导彼此的间隔变窄时由于在各自的光波导中传播的光彼此干涉而无法降低传播损失的问题。例如在光波导中传播的光的波长为I.5μπι的情况下，相邻的光波导彼此的间隔不能比2μπι更窄。这一点成为阻碍半导体装置的高集成化的原因之一，限制半导体芯片的小型化。
[0008]其他课题和新的特征根据本说明书的记载以及附图而变得明确。
[0009]—个实施方式的半导体装置具有半导体基板、在半导体基板上形成的由氧化硅构成的绝缘层以及在绝缘层上形成的由硅构成的半导体层，并通过半导体层而形成有光波导。绝缘层成为留下其一部分而具有空洞的中空构造，构成光波导的半导体层的两侧面被空气覆盖。
[0010]—个实施方式的半导体装置的制造方法包括:准备具有半导体基板、由氧化硅构成的绝缘层以及由硅构成的半导体层的SOI基板的工序;对半导体层进行加工，形成多个光波导的工序;利用由氮化硅构成的第一绝缘膜埋入到相邻的光波导之间的工序；以及在光波导上和第一绝缘膜上形成由氧化硅构成的第二绝缘膜的工序。还包括:形成贯通第一绝缘膜以及第二绝缘膜的孔的工序;在包括孔的侧面以及底面的第二绝缘膜上形成由氮化硅构成的第三绝缘膜的工序;去除孔的底面的第三绝缘膜的工序;通过从孔供给刻蚀液而刻蚀绝缘层，在绝缘层形成空洞，露出光波导的两侧面以及下表面的工序；以及去除第一绝缘膜以及第三绝缘膜的工序。
[0011]根据一个实施方式，能够谋求半导体装置的高集成化，能够实现半导体芯片的小型化。
【附图说明】
[0012]图1为实施方式I的半导体装置的主要部分剖视图。
[0013]图2为示出实施方式I的半导体装置的制造工序的主要部分剖视图。
[0014]图3为接着图2而示出半导体装置的制造工序的主要部分剖视图。
[0015]图4为接着图3而示出半导体装置的制造工序的主要部分剖视图。
[0016]图5A为接着图4而示出半导体装置的制造工序的主要部分剖视图。
[0017]图5B为接着图4而示出半导体装置的制造工序的主要部分俯视图。
[0018]图6为接着图5而示出半导体装置的制造工序的主要部分剖视图。
[0019]图7为接着图6而示出半导体装置的制造工序的主要部分剖视图。
[0020]图8为接着图7而示出半导体装置的制造工序的主要部分剖视图。
[0021]图9为接着图8而示出半导体装置的制造工序的主要部分剖视图。
[0022]图10为接着图9而示出半导体装置的制造工序的主要部分剖视图。
[0023]图11为接着图10而示出半导体装置的制造工序的主要部分剖视图。
[0024]图12为实施方式2的半导体装置的主要部分剖视图。
[0025]图13为示出实施方式2的半导体装置的制造工序的主要部分剖视图。
[0026]图14为接着图13而示出半导体装置的制造工序的主要部分剖视图。
[0027]图15为接着图14而示出半导体装置的制造工序的主要部分剖视图。
[0028]图16为接着图15而示出半导体装置的制造工序的主要部分剖视图。
[0029]图17为实施方式3的半导体装置的主要部分剖视图。
[0030]图18为示出实施方式3的半导体装置的制造工序的主要部分剖视图。
[0031]图19为接着图18而示出半导体装置的制造工序的主要部分剖视图。
[0032]图20为接着图19而示出半导体装置的制造工序的主要部分剖视图。
[0033]图21为接着图20而示出半导体装置的制造工序的主要部分剖视图。
[0034]图22为接着图21而示出半导体装置的制造工序的主要部分剖视图。
[0035]图23为接着图22而示出半导体装置的制造工序的主要部分剖视图。
【具体实施方式】
[0036]在以下的实施方式中，为方便说明在需要时分成多个部分或者实施方式而进行说明，但除去特别明示的情况，它们并不是彼此无关的内容，而是一方为另一方的一部分或者全部的变形例、详细内容和补充说明等的关系。
[0037]并且，在以下的实施方式中，在提及要素的数字等(包括个数、数值、数量、范围等)的情况下，除去特别明示的情况以及在原理上明确地限定为特定的数字的情况等，并不限定为该特定的数字，也可以是特定的数字以上，还可以是特定的数字以下。
[0038]并且，在以下的实施方式中，关于其构成要素(也包括要素步骤等)，除去特别明示的情况以及可以认为在原理上明确是必需的情况等，当然不一定是必需的。
[0039]并且，在提及“由A构成”、“由A组成”、“具有A”、“包括A”时，除去特别明示了仅该要素的情况等，当然不能排除该要素以外的要素。同样地，在以下的实施方式中，在提及构成要素等的形状、位置关系等时，除去特别明示的情况以及可以认为在原理上明确不是那样的情况等，实质上包括与其形状等近似或者类似的情况。这一点对于上述数值以及范围也是同样的。
[0040]并且，在以下的实施方式中，例如将氧化硅表述为Si02、将氮化硅表述为Si3N4J^氮氧化硅表述为S1N，但也包括偏离化学计量组成的组成。并且，在用于说明以下的实施方式的所有附图中，具有相同功能的构件在原则上标注相同的标号，并省略其重复的说明。以下，基于附图来详细地说明本实施方式。
[0041](实施方式I)
[0042]近年来，积极地进行下述的技术即所谓的硅光子技术的开发:制作将硅(Si)作为材料的光信号用的传输线路，将由该光信号用的传输线路构成的光电路作为平台，集成各种光器件和电子器件，从而实现光通信用模块。
[0043]在本实施方式I中公开的技术内容为适用于构成使用硅光子技术的半导体装置的各种器件中的特别是光器件的技术。因此，在以下的说明中，对具有集成在SOI基板上的光信号用传输线路部以及光调制部的半导体装置的构造及其制造方法进行说明。并且，在以下的说明中，例示光器件中的光信号用传输线路部以及光调制部，并例示双层构造的多层配线，但并不限定于它们。
[0044]〈半导体装置的构造〉
[0045]使用图1来说明本实施方式I的半导体装置的构造。图1为本实施方式I的半导体装置(光信号用传输线路部A以及光调制部B)的主要部分剖视图。如上所述，实际上包括受光部等构造不同的光器件。
[0046]1.光信号用传输线路部
[0047]如图1所示，在光信号用传输线路部A形成有各种光信号用的传输线路(也称为光信号线)。在此，作为光信号用的传输线路的一例，说明矩形的光波导(也称为芯层)P0。
[0048]光波导PO由半导体层(也称为SOI层)SL构成，该半导体层SL由硅(Si)构成，并经由绝缘层(也称为BOX层、下层被覆层)CL而形成在由单晶硅(Si)构成的半导体基板SUB上。绝缘层CL的厚度为例如Ιμπι以上且小于2μηι。半导体层SL的厚度可以认为例如100?300nm为适当的范围(根据其他条件当然并不限定于该范围)，可以认为最优选将200nm作为中心值的范围。
[0049]光波导PO被加工成平板状，沿纸面垂直方向(图1所示的z方向)延伸。因此，导入到光波导PO内的光信号沿纸面垂直方向行进。光波导PO的高度(纸面上下方向(图1所示的y方向)的尺寸)为例如200nm左右。
[0050]光波导PO被第一层间绝缘膜(也称为上层被覆层)ID1、第二层间绝缘膜ID2以及保护膜TC覆盖。第一层间绝缘膜IDI以及第二层间绝缘膜ID2由例如波长1.5μπι的折射率为1.45左右的氧化硅(S12)构成，其厚度分别为例如Ιμπι左右。并且，保护膜TC由例如波长1.5μπι的折射率为1.82左右的氮氧化硅(S1N)构成。在光信号用传输线路部A未形成后述的第一层配线Ml以及第二层配线M2。
[0051 ] 2.光调制部
[0052]如图1所示，在光调制部B形成有将电信号转换成光信号的光调制器PC。光调制器PC由半导体层SL构成，该半导体层SL由硅构成，并经由绝缘层CL而形成在半导体基板SUB上。在此，作为一例，说明pin构造的光调制器PC。
[0053]光调制器PC沿纸面垂直方向(图1所示的z方向)延伸，在沿与纸面垂直方向正交的纸面左右方向(图1所示的X方向)观察的情况下，在其中央部形成有光波导(也称为芯层)W0。因此，导入到光波导WO内的光信号沿纸面垂直方向行进。
[0054]在光波导WO的一侧(纸面左侧)的半导体层SL中导入P型的杂质而形成P型的半导体PR。该P型的半导体PR形成为与光波导WO并行。并且，在光波导WO的另一侧(纸面右侧)的半导体层SL中导入η型的杂质而形成η型的半导体NR。该η型的半导体NR形成为与光波导WO并行。即，P型的半导体PR和η型的半导体NR之间的半导体层SL成为由本征半导体构成的光波导WO而形成pin构造。P型的半导体PR以及η型的半导体NR分别与电极(第一插塞PLl)连接。
[0055]通过施加于电极的电压，由本征半导体构成的光波导WO内的载流子密度变化，该区域的折射率变化。由此，针对在光调制器PC中传播的光的有效的折射率发生变化，能够使从光调制器PC输出的光的相位变化。
[0056]光调制器PC被第一层间绝缘膜IDl覆盖，在第一层间绝缘膜IDl形成有分别到达P型的半导体PR以及η型的半导体NR的连接孔(也称为接触孔)CTI。在连接孔CTI的内部形成有将钨(W)作为主导电材料的第一插塞(也称为埋入式电极、埋入式触点)PL1，经由该第一插塞PLl而将P型的半导体PR与第一层配线Ml电连接，并将η型的半导体NR与第一层配线Ml电连接。第一层配线Ml将例如铝(Al)、铜(Cu)或者铝-铜合金(Al-Cu合金)作为主导电材料。
[0057]并且，第一层配线Ml被第二层间绝缘膜ID2覆盖，在第二层间绝缘膜ID2形成有到达第一层配线Ml的连接孔(也称为通孔)CT2。在连接孔CT2的内部形成有将钨(W)作为主导电材料的第二插塞(埋入式电极、埋入式触点)PL2，经由该第二插塞PL2而将第一层配线Ml与第二层配线M2电连接。第二层配线M2将例如铝(Al)、铜(Cu)或者铝-铜合金(Al-Cu合金)作为主导电材料。
[0058]第二层配线M2被保护膜TC覆盖，对其一部分进行开口，第二层配线M2的上表面露出。
[0059]〈半导体装置的构造的特征以及效果〉
[0060]进而，如图1所示，绝缘层CL留下其一部分，成为具有空洞的中空构造。由此，构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及下表面(朝向半导体基板SUB—侧的面)露出。
[0061 ]空气的折射率为1.0，氧化硅(S12)的折射率为1.45(波长:1.5μπι)，因此空气和硅
(Si)的光的折射率差比氧化硅(S12)和硅(Si)的光的折射率差大。
[0062]考虑例如将芯层由硅(Si)构成且将被覆层由氧化硅(S12)构成的情况。在此，将波长1.5μπι的硅(Si)的折射率设为η I = 3.37，将氧化硅(S12)的折射率设为η2 = 1.45。在该情况下，作为限制光的强度的指标的芯层和被覆层的折射率差Λ为，
[0063]Δ = (η12-η22)/(2Χη12) Χ100%
[0064]?40%。
[0065]另一方面，考虑例如将芯层由硅(Si)构成且将被覆层由空气构成的情况。在此，将波长1.5μπι的硅(Si)的折射率设为nl =3.37，将空气的折射率设为n2= 1.00。在该情况下，芯层和被覆层的折射率差Λ为，
[0066]Δ = (η12-η22)/(2Χη12) X100%
[0067]?46%。
[0068]因此，通过利用空气对构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及下表面这三个面进行覆盖，与利用氧化硅(S12)进行覆盖的情况相比，能够增强光的限制效果。
[0069]另外，在将绝缘层CL不设为具有空洞的中空构造的情况下，构成光波导PO以及光调制器PC的半导体层SL的周围(上下左右)被氧化硅(S12)覆盖。因此，为了避免彼此的干涉，相邻的半导体层SL彼此的间隔、半导体层SL和半导体基板SUB的间隔以及半导体层SL和第一层配线Ml的间隔需要设为2?3μπι左右。
[0070]特别是，存在如果相邻的半导体层SL彼此的间隔变窄则在各自的半导体层SL中传播的光彼此干涉而无法降低传播损失的问题。例如在半导体层SL中传播的光的波长为1.5μm时，相邻的半导体层SL彼此的间隔不能小于2μπι。这一点成为阻碍半导体装置的高集成化的原因之一，限制半导体芯片的小型化。
[0071]并且，通过将构成SOI基板的绝缘层CL的厚度变薄，能够将SOI基板的成本抑制得较低。但是，为了避免半导体层SL与半导体基板SUB彼此的干涉，半导体层SL和半导体基板SUB的间隔即绝缘层CL的厚度不能小于2μπι。这一点成为阻碍半导体装置的低成本化的原因之一O
[0072]但是，根据本实施方式I，通过利用空气对构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及下表面这三个面进行覆盖，与利用氧化硅(S12)进行覆盖的情况相比，能够增强光的限制效果，因此能够减小相邻的半导体层SL彼此的间隔以及半导体层SL和半导体基板SUB的间隔。
[0073]这样一来，由于能够减小相邻的半导体层SL彼此的间隔，因此能够谋求半导体装置的高集成化，能够实现半导体芯片的小型化。并且，由于能够使半导体层SL和半导体基板SUB的间隔即绝缘层CL的厚度小于2μπι，因此能够降低SOI基板的成本而能够谋求半导体装置的低成本化。
[0074]但是，即使在利用空气对构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及下表面这三个面进行覆盖的情况下，为了避免相邻的半导体层SL彼此的干涉以及半导体层SL与半导体基板SUB彼此的干涉，需要具有预定的间隔。因此，相邻的半导体层SL彼此的间隔以及半导体层SL和半导体基板SUB的间隔优选设定为Ιμπι以上且小于2μπι。
[0075]并且，为了保持半导体层SL和半导体基板SUB的间隔，在绝缘层CL存在未形成空洞的区域。该区域例如设置在形成有由半导体层SL构成的虚设图案ro的区域中。
[0076]光信号用传输线路部A以及光调制部B的图案密度通常较低，例如为5%左右。因此，例如在对半导体层SL进行加工而形成光波导PO以及光调制器PC时，由于图案的疏密而产生刻蚀速度不同的现象(微负载效应(Micro Loading Effect))。为了抑制该现象，在未形成光波导PO以及光调制器PC的区域配置有由半导体层SL构成的虚设图案PD。即，在该虚设图案H)和半导体基板SUB之间存在绝缘层CL。
[0077]〈半导体装置的制造方法〉
[0078]使用图2?图11来按工序顺序说明本实施方式I的半导体装置的制造方法。图2?图4、图5A以及图6?图11为本实施方式I的制造工序中的半导体装置(例如光信号用传输线路部A以及光调制部B)的主要部分剖视图。图5B为本实施方式I的制造工序中的半导体装置(例如光信号用传输线路部A)的主要部分俯视图。
[0079]首先，如图2所示，准备由半导体基板SUB、在半导体基板SUB的主面上形成的绝缘层CL以及在绝缘层CL的上表面上形成的半导体层SL构成的SOKSilicon On Insulator，绝缘体上硅)基板(在该阶段中称为SOI晶片的俯视大致圆形的基板)。
[0080]半导体基板SUB为由单晶硅(Si)构成的支撑基板，绝缘层CL由氧化硅(S12)构成，半导体层SL由硅(Si)构成。半导体基板SUB的厚度为例如750μπι左右。绝缘层CL的厚度为例如Iym以上且小于2μηι。半导体层SL的厚度为例如100?300nm左右，优选为200nm左右。
[0081]接着，使用光刻胶掩摸，通过干刻蚀法对半导体层SL进行加工，在光信号用传输线路部A形成光波导用的半导体层SL，在光调制部B形成光调制器用的半导体层SL。此时，为了抑制微负载效应，还形成虚设用的半导体层SL。
[0082]接着，在光调制器用的半导体层SL的一部分(形成有P型的半导体PR的部分)中导入P型杂质，在另一部分(形成有η型的半导体NR的部分)中导入η型杂质。
[0083]通过以上的工序，在光信号用传输线路部A形成有光波导PO。并且，在光调制部B形成有pin构造的光调制器PC，该pin构造的光调制器PC由光波导W0、隔着光波导WO而位于一侧的P型的半导体PR以及位于另一侧的η型的半导体NR构成。并且，在俯视视角下，形成有具有一边为30μπι?50μπι左右的矩形形状的虚设图案H)。另外，在图2中，虽未明示，但虚设图案PD配置于在光信号用传输线路部A形成的光波导PO的周围，并且，配置于在光调制部B形成的光调制器PC的周围。
[0084]接着，以覆盖光波导PO、光调制器PC以及虚设图案PD的方式在绝缘层CL的上表面上依次形成第一绝缘膜Il以及第二绝缘膜12。第一绝缘膜Il由例如氮化硅(Si3N4)或者氮氧化硅(S1N)构成，第二绝缘膜12由例如氧化硅(S12)构成。第一绝缘膜11形成得比半导体层SL的厚度更厚，第一绝缘膜11以及第二绝缘膜12的共计的厚度为例如500nm左右。
[0085]接着，如图3所示，通过例如CMP(Chemical Mechanical Polishing，化学机械研磨)法等而使第二绝缘膜12的上表面平坦化，接下来，通过例如CMP法等而使第一绝缘膜Il的上表面平坦化，直到半导体层SL的上表面露出为止。由此，利用第一绝缘膜Il填埋相邻的半导体层SL之间。
[0086]接着，如图4所示，在半导体层SL以及第一绝缘膜Il的上表面上形成第三绝缘膜
13。第三绝缘膜13由通过例如等离子CVD(Chemical Vapor Deposit1n，化学气相沉积)法而形成的氧化硅(S12)构成，其厚度为例如Iym左右。
[0087]接着，如图5Α以及图5Β所示，在第一绝缘膜Il以及第三绝缘膜13形成到达绝缘层CL的孔HL ο孔HL的直径为例如0.5μπι左右。该孔HL在俯视视角下设置在分别从光波导PO以及光调制器PC离开例如5μπι左右的位置。
[0088]接着，如图6所示，在包括孔HL的侧面以及底面的第三绝缘膜13的上表面上形成第四绝缘膜14。第四绝缘膜14由例如氮化硅(S i 3Ν4)构成。
[0089]接着，如图7以及图8所示，在通过例如干刻蚀法来去除孔HL的底面的第四绝缘膜14后，通过例如湿刻蚀法来去除绝缘层CL的一部分。此时，通过从孔HL的底面供给刻蚀液，去除位于光波导PO以及光调制器PC的下表面的绝缘层CL，留下位于虚设图案H)的下表面的绝缘层CL的一部分。
[0090]在例如形成在从孔HL离开5μπι左右的位置的光波导PO中，如果以该孔HL的底面为起点的绝缘层CL的刻蚀行进例如ΙΟμπι，则光波导PO的下表面完全露出。同样地，在形成在从孔HL离开5μπι左右的位置的光调制器PC中，如果以该孔HL的底面为起点的绝缘层CL的刻蚀行进例如I Oym，则光调制器PC的下表面完全露出。
[0091]但是，刻蚀从虚设图案ro的端部开始，即使从虚设图案PD的端部行进ΙΟμπι左右的绝缘层CL的刻蚀，由于虚设图案PD的一边为30μπι?50μπι左右，因此虚设图案PD的下表面也不会完全露出。
[0092]由此，绝缘层CL成为留下其一部分而具有空洞的中空构造，构成光波导PO以及光调制器PC的半导体层SL各自的下表面露出。
[0093]接着，如图9所示，通过例如热磷酸等，去除第一绝缘膜Il以及第四绝缘膜14。由此，构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及下表面露出而暴露在空气中。
[0094]接着，如图10所示，在第三绝缘膜13的上表面上形成第五绝缘膜15。第五绝缘膜15由通过例如等离子CVD法形成的氧化娃(Si02)构成，其厚度为例如500nm左右。接下来，通过例如CMP法等而使第五绝缘膜15的上表面平坦化，形成由第三绝缘膜13以及第五绝缘膜15构成的第一层间绝缘膜IDl。
[0095]接着，如图11所示，在第一层间绝缘膜IDl形成分别到达光调制器PC的P型的半导体PR以及η型的半导体NR的连接孔CTI。接下来，利用导电膜埋入到连接孔CTI的内部，形成由该埋入的导电膜构成的第一插塞PLl。第一插塞PLl由例如铝(Al)或者钨(W)等构成。
[0096]接着，在第一层间绝缘膜IDl的上表面上通过例如溅射法等而沉积金属膜例如铝(Al)膜，使用光刻胶掩摸而通过干刻蚀法对该金属膜进行加工，形成第一层配线Ml。
[0097]接着，以覆盖第一层配线Ml的方式在第一层间绝缘膜IDl的上表面上形成第二层间绝缘膜ID2。第二层间绝缘膜ID2由通过例如等离子CVD法而形成的氧化硅(S12)构成，其厚度为例如Iym以上。
[0098]接着，在通过例如CMP法等而使第二层间绝缘膜ID2的上表面平坦化后，在第二层间绝缘膜ID2形成到达第一层配线Ml的连接孔CT2。接下来，利用导电膜埋入到连接孔CT2的内部，形成由该埋入的导电膜构成的第二插塞PL2 ο第二插塞PL2由例如铝(Al)或者钨(W)等构成。
[0099]接着，在第二层间绝缘膜ID2的上表面上通过例如溅射法等而沉积金属膜例如铝(Al)膜，使用光刻胶掩摸而通过干刻蚀法对该金属膜进行加工，形成第二层配线M2。
[0100]其后，如图1所示，在以覆盖第二层配线M2的方式形成保护膜TC后，对保护膜TC进行加工，使第二层配线M2的上表面露出。由此，本实施方式I的半导体装置大致完成。
[0101]另外，在本实施方式I中，在绝缘层CL中形成空洞，空气进入该空洞中，但也可以在该空洞中填充折射率比氧化硅(S12)小的绝缘材料。
[0102]并且，为了弥补SOI基板的机械强度不足，也可以是，不全部去除光波导PO和半导体基板SUB之间以及光调制器PC和半导体基板SUB之间的绝缘层CL，而在不会对光学特性造成影响的部位且在光波导PO和半导体基板SUB之间的一部分或者在光调制器PC和半导体基板SUB之间的一部分设置绝缘层CL。
[0103]这样一来，根据本实施方式I，能够使相邻的半导体层SL彼此的间隔小于2μπι，因此能够谋求半导体装置的高集成化，能够实现半导体芯片的小型化。并且，能够使半导体层SL和半导体基板SUB的间隔即绝缘层CL的厚度小于2μπι，因此能够降低SOI基板的成本而谋求半导体装置的低成本化。
[0104](实施方式2)
[0105]本实施方式2与上述的实施方式I不同的点为覆盖半导体层SL的空洞的形状。即，在上述的实施方式I中，构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及下表面这三个面被空气覆盖，但在本实施方式2中，仅构成光波导PO以及光调制器PC的半导体层SL各自的两侧面这两个面被空气覆盖，各自的下表面被绝缘层CL覆盖。
[0106]由于本实施方式2的半导体装置除了空洞的构造以及空洞的形成方法以外与上述的实施方式I的半导体装置大致相同，以下以不同点为中心进行说明。
[0107]〈半导体装置的构造〉
[0108]使用图12说明本实施方式2的半导体装置的构造。图12为本实施方式2的半导体装置的主要部分剖视图。
[0109]如图12所示，与上述的实施方式I同样地，在半导体装置中使用SOI基板，所述SOI基板由半导体基板SUB、在半导体基板SUB的主面上形成的绝缘层CL以及在绝缘层CL的上表面上形成的半导体层SL构成，通过半导体层SL而分别在光信号用传输线路部A形成有光波导PO以及在光调制部B形成有光调制器PC。
[0110]但是，与上述的实施方式I不同地，在绝缘层CL中未形成空洞，仅构成光波导PO以及光调制器PC的半导体层SL各自的两侧面这两个面被空气覆盖，各自的下表面被由例如氧化硅(S12)构成的绝缘层CL覆盖。为了避免构成光波导PO以及光调制器PC的半导体层SL与半导体基板SUB彼此的干涉，将半导体层SL和半导体基板SUB的间隔即绝缘层CL的厚度设为例如2?3μπι左右。
[0111]在本实施方式2中，由于未将绝缘层CL设为具有空洞的中空构造，因此半导体层SL和半导体基板SUB的间隔即绝缘层CL的厚度不能小于2μπι。但是，通过利用空气对构成光波导PO以及光调制器PC的半导体层SL各自的两侧面这两个面进行覆盖，与利用氧化硅(S12)进行覆盖的情况相比，由于能够增强光的限制效果，因此能够使相邻的半导体层SL彼此的间隔小于2μηι。
[0112]这样一来，由于能够使相邻的半导体层SL彼此的间隔小于2μπι，因此能够谋求半导体装置的高集成化，能够实现半导体芯片的小型化。
[0113]〈半导体装置的制造方法〉
[0114]使用图13?图16来按工序顺序说明本实施方式2的半导体装置的制造方法。图13?图16为本实施方式2的制造工序中的半导体装置的主要部分剖视图。
[0115]如图13所示，与上述的实施方式I同样地，准备SOI基板，通过对构成SOI基板的半导体层SL进行加工，在光信号用传输线路部A形成光波导PO，在光调制部B形成pin构造的光调制器PC。进而，在它们的周围形成虚设图案H)。其中，构成SOI基板的绝缘层CL的厚度为例如2?3μπι左右，形成得比上述的实施方式I的绝缘层CL更厚。
[0116]接着，以覆盖光波导PO、光调制器PC以及虚设图案PD的方式在绝缘层CL的上表面上依次形成第一绝缘膜Il以及第二绝缘膜12。第一绝缘膜Il由例如氮化硅(Si3N4)或者氮氧化硅(S1N)构成，第二绝缘膜12由例如氧化硅(S12)构成。
[0117]接着，如图14所示，通过例如CMP法等而使第二绝缘膜12的上表面平坦化，接下来，通过例如CMP法等而使第一绝缘膜11的上表面平坦化，直到半导体层SL的上表面露出为止。由此，利用第一绝缘膜Il来填埋相邻的半导体层SL之间。
[0118]接着，在半导体层SL以及第一绝缘膜Il的上表面上形成第三绝缘膜13。第三绝缘膜13由通过例如等离子CVD法而形成的氧化硅(S12)构成，其厚度为例如Ιμπι左右。
[0119]接着，在第三绝缘膜13形成到达第一绝缘膜11的孔HL。孔HL的直径为例如0.5μπι左右。该孔HL在俯视视角下设置在分别从光波导PO以及光调制器PC离开例如5μπι左右的位置。
[0120]接着，如图15所示，通过例如湿刻蚀法而去除第一绝缘膜II。此时，通过从孔HL的底面供给刻蚀液，去除第一绝缘膜11。
[0121]接着，如图16所示，在第三绝缘膜13的上表面上形成第五绝缘膜15。第五绝缘膜15由通过例如等离子CVD法而形成的氧化娃(Si02)构成，其厚度为例如500nm左右。接下来，通过例如CMP法等而使第五绝缘膜15的上表面平坦化，形成由第三绝缘膜13以及第五绝缘膜15构成的第一层间绝缘膜IDl。
[0122]接着，如图12所示，与上述的实施方式I同样地，在第一层间绝缘膜IDl形成第一插塞PLl，并形成与第一插塞PLl电连接的第一层配线Ml。进而，在以覆盖第一层配线Ml的方式形成第二层间绝缘膜ID2后，在第二层间绝缘膜ID2形成第二插塞PL2，并形成与第二插塞PL2电连接的第二层配线M2。
[0123]其后，在以覆盖第二层配线M2的方式形成保护膜TC后，对保护膜TC进行加工，使第二层配线M2的上表面露出。由此，本实施方式2的半导体装置大致完成。
[0124]这样一来，根据本实施方式2，由于能够使相邻的半导体层SL彼此的间隔小于2μηι，因此能够谋求半导体装置的高集成化，能够实现半导体芯片的小型化。
[0125](实施方式3)
[0126]本实施方式3与上述的实施方式I不同的点为覆盖半导体层SL的空洞的形状。即，在上述的实施方式I中，构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及下表面这三个面被空气覆盖，但在本实施方式3中，构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及上表面(朝向与半导体基板SUB相反一侧的面)这三个面被空气覆盖。
[0127]由于本实施方式3的半导体装置除了空洞的构造以及空洞的形成方法以外与上述的实施方式I的半导体装置大致相同，因此，以下以不同点为中心进行说明。
[0128]〈半导体装置的构造〉
[0129]使用图17说明本实施方式3的半导体装置的构造。图17为本实施方式3的半导体装置的主要部分剖视图。
[0130]如图17所示，与上述的实施方式I同样地，在半导体装置中使用SOI基板，所述SOI基板由半导体基板SUB、在半导体基板SUB的主面上形成的绝缘层CL以及在绝缘层CL的上表面上形成的半导体层SL构成，通过半导体层SL而分别在光信号用传输线路部A形成有光波导PO以及在光调制部B形成有光调制器PC。
[0131]但是，与上述的实施方式I不同地，在绝缘层CL中未形成空洞，而在第一层间绝缘膜IDl中形成有空洞。即，第一层间绝缘膜IDl成为留下其一部分而具有空洞的中空构造。由此，构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及上表面露出。
[0132]构成光波导PO以及光调制器PC的半导体层SL各自的下表面被由例如氧化硅(S12)构成的绝缘层CL覆盖。为了避免构成光波导PO以及光调制器PC的半导体层SL与半导体基板SUB彼此的干涉，半导体层SL和半导体基板SUB的间隔即绝缘层CL的厚度设为例如2?3μηι左右。
[0133]在本实施方式3中，由于未将绝缘层CL设为具有空洞的中空构造，因此半导体层SL和半导体基板SUB的间隔即绝缘层CL的厚度不能小于2μπι。但是，通过利用空气对构成光波导PO以及光调制器PC的半导体层SL各自的两侧面这两个面以及上表面进行覆盖，与利用氧化硅(S12)进行覆盖的情况相比，由于能够增强光的限制效果，因此能够使相邻的半导体层SL彼此的间隔小于2μηι。
[0134]这样一来，由于能够使相邻的半导体层SL彼此的间隔小于2μπι，因此能够谋求半导体装置的高集成化，能够实现半导体芯片的小型化。
[0135]为了保持在第一层间绝缘膜IDl中形成的空洞，在第一层间绝缘膜IDl中存在未形成空洞的区域。该区域与上述的实施方式I同样地设置在形成有由例如半导体层SL构成的虚设图案ro的区域中。
[0136]并且，虽然省略了图示，但即使在形成有第一插塞PLl的区域，在第一层间绝缘膜IDl中也未形成空洞，其中，所述第一插塞PLl分别将光调制器PC的P型的半导体PR与第一层配线Ml电连接并将η型的半导体NR与第一层配线Ml电连接。通过该区域也能够保持在第一层间绝缘膜IDl中形成的空洞。
[0137]〈半导体装置的制造方法〉
[0138]使用图18?图23来按工序顺序说明本实施方式3的半导体装置的制造方法。图18?图23为本实施方式3的制造工序中的半导体装置的主要部分剖视图。
[0139]如图18所示，与上述的实施方式I同样地准备SOI基板，通过对构成SOI基板的半导体层SL进行加工，在光信号用传输线路部A形成光波导PO，在光调制部B形成pin构造的光调制器PC。进而，在它们的周围形成虚设图案H)。其中，构成SOI基板的绝缘层CL的厚度为例如2?3μπι左右，形成得比上述的实施方式I的绝缘层CL更厚。
[0140]接着，以覆盖光波导PO、光调制器PC以及虚设图案PD的方式在绝缘层CL的主面上依次形成第一绝缘膜Il以及第二绝缘膜12。第一绝缘膜Il由例如氮化硅(Si3N4)或者氮氧化硅(S1N)构成，其厚度为例如50?10nm左右。第二绝缘膜12由例如氧化硅(S12)构成，其厚度为例如Iym左右。
[0141]接着，在通过例如CMP法等而使第二绝缘膜12的上表面平坦化后，在第二绝缘膜12的上表面上依次沉积第六绝缘膜16以及第三绝缘膜13。第六绝缘膜16由例如氮化硅(Si3N4)构成，其厚度为例如50?10nm左右。第三绝缘膜13由例如氧化硅(S12)构成，其厚度为例如Ιμπι左右。
[0142]接着，如图19所示，在第三绝缘膜13形成到达第六绝缘膜16的孔HL。孔HL的直径为例如0.5μπι左右。该孔HL在俯视视角下设置在分别从光波导PO以及光调制器PC离开例如5μπι左右的位置。并且，在之后的工序中，在形成有连接孔CTl的光调制部B的一部分区域中，在从该连接孔CTl离开例如15μπι以上的位置设置有孔HL。
[0143]接着，在包括孔HL的侧面以及底面的第三绝缘膜13的上表面上形成第四绝缘膜
14。第四绝缘膜14由例如氮化硅(Si3N4)构成，其厚度为例如50?10nm左右。
[0144]接着，如图20以及图21所示，在通过例如干刻蚀法而去除孔HL的底面的第六绝缘膜16以及第四绝缘膜14后，通过例如湿刻蚀法而去除第二绝缘膜12的一部分。此时，通过从孔HL的底面供给刻蚀液，去除隔着第一绝缘膜Il而位于光波导PO以及光调制器PC的上方的第二绝缘膜12。另一方面，留下位于形成有虚设图案PD的区域中以及在之后的工序中形成有连接孔CTl的光调制部B的一部分区域中的第二绝缘膜12的一部分。
[0145]例如在形成在从孔HL离开5μπι左右的位置的光波导PO中，如果以该孔HL的底面为起点的第二绝缘膜12的刻蚀行进例如ΙΟμπι，则位于光波导PO的上方的第二绝缘膜12被去除。同样地，在形成在从孔HL离开5μπι左右的位置的光调制器PC中，如果以该孔HL的底面为起点的第二绝缘膜12的刻蚀行进例如ΙΟμπι，则位于光调制器PC的上方的第二绝缘膜12被去除。
[0146]但是，刻蚀从虚设图案ro的端部开始，即使从虚设图案PD的端部行进ΙΟμπι左右的第二绝缘膜12的刻蚀，由于虚设图案PD的一边为30μπι?50μπι左右，因此虚设图案H)的上方的第二绝缘膜12没有全部被去除而残存一部分。并且，在之后的工序中在形成有连接孔CTl的光调制部B的一部分区域中，在从该连接孔CTl离开例如15μπι以上的位置设置有孔HL，因此形成有连接孔CT的光调制部B的一部分区域中的第二绝缘膜12残存。
[0147]由此，第二绝缘膜12成为留下其一部分而具有空洞的中空构造。
[0148]接着，如图22所示，通过例如热磷酸等，去除露出的第一绝缘膜I1、第四绝缘膜14以及第六绝缘膜16。由此，构成光波导PO以及光调制器PC的半导体层SL各自的两侧面以及上表面露出而暴露在空气中。
[0149]接着，如图23所示，在第三绝缘膜13的上表面上形成第五绝缘膜15。第五绝缘膜15由通过例如等离子CVD法而形成的氧化娃(Si02)构成，其厚度为例如500nm左右。接下来，通过例如CMP法等而使第五绝缘膜15的上表面平坦化，形成由第一绝缘膜I1、第二绝缘膜12、第三绝缘膜13、第五绝缘膜15以及第六绝缘膜16构成的第一层间绝缘膜ID1。
[0150]接着，与上述的实施方式I同样地在第一层间绝缘膜IDl形成第一插塞PL1(省略图示)，并形成与第一插塞PLl电连接的第一层配线Ml。进而，在以覆盖第一层配线Ml的方式形成第二层间绝缘膜ID2后，在第二层间绝缘膜ID2形成第二插塞PL2，并形成与第二插塞PL2电连接的第二层配线M2。
[0151]其后，如图17所示，在以覆盖第二层配线M2的方式形成保护膜TC后，对保护膜TC进行加工，使第二层配线M2的上表面露出。由此，本实施方式3的半导体装置大致完成。
[0152]这样一来，根据本实施方式3，能够使相邻的半导体层SL彼此的间隔小于2μπι，因此能够谋求半导体装置的高集成化，能够实现半导体芯片的小型化。
[0153]以上，基于实施方式具体地说明了由本
【发明人】完成的发明，但本发明不限定于所述实施方式，当然能够在不脱离其主旨的范围内进行各种改变。
[0154]标号说明
[0155]A 光信号用传输线路部
[0156]B 光调制部
[0157]CL绝缘层(BOX层、下层被覆层)
[0158]CTl连接孔(接触孔)
[0159]CT2连接孔(通孔)
[0160]HL 孔
[0161]Il第一绝缘膜
[0162]12第二绝缘膜
[0163]13第三绝缘膜
[0164]14第四绝缘膜
[0165]15第五绝缘膜
[0166]16第六绝缘膜
[0167]IDl第一层间绝缘膜(上层被覆层)
[0168]ID2第二层间绝缘膜
[0169]Ml第一层配线
[0170]M2第二层配线
[0171]NRη型的半导体
[0172]PC光调制器
[0173]PD虚设图案
[0174]PLl第一插塞(埋入式电极、埋入式触点)
[0175]PL2第二插塞(埋入式电极、埋入式触点)
[0176]PO光波导(芯层)
[0177]PRP型的半导体
[0178]SL半导体层(SOI层)
[0179]SUB半导体基板
[0180]TC保护膜
[0181]WO光波导(芯层)。
【主权项】
1.一种半导体装置， 具有:半导体基板； 绝缘层，在所述半导体基板上形成，并由氧化硅构成； 半导体层，在所述绝缘层上形成；以及 层间绝缘膜，在所述半导体层上形成， 形成有由所述半导体层构成的光波导， 所述光波导的两侧面被具有比氧化硅的折射率小的折射率的第一材料覆盖。2.根据权利要求1所述的半导体装置，其中， 所述第一材料为空气。3.根据权利要求1所述的半导体装置，其中， 去除所述光波导的下表面和所述半导体基板之间的所述绝缘层， 所述光波导的下表面被具有比氧化硅的折射率小的折射率的第二材料覆盖。4.根据权利要求3所述的半导体装置，其中， 所述第一材料以及所述第二材料为空气。5.根据权利要求3所述的半导体装置，其中， 所述光波导的一部分和所述半导体基板的一部分经由所述绝缘层而相连。6.根据权利要求1所述的半导体装置，其中， 去除所述光波导的上表面的正上方的所述层间绝缘膜， 所述光波导的上表面被具有比氧化硅的折射率小的折射率的第三材料覆盖。7.根据权利要求6所述的半导体装置，其中， 所述第一材料以及所述第三材料为空气。8.—种半导体装置的制造方法，包括如下的工序: 工序(a)，准备具有半导体基板、所述半导体基板上的绝缘层以及所述绝缘层上的半导体层的SOI基板； 工序(b)，对所述半导体层进行加工，形成由所述半导体层构成的多个光波导； 工序(C)，利用第一绝缘膜埋入到相邻的所述光波导之间； 工序(d)，在所述光波导上以及所述第一绝缘膜上形成第二绝缘膜； 工序(e)，形成贯通所述第一绝缘膜以及所述第二绝缘膜的孔； 工序(f)，在包括所述孔的侧面以及底面的所述第二绝缘膜上形成第三绝缘膜； 工序(g)，去除所述孔的底面的所述第三绝缘膜； 工序(h)，通过从所述孔供给刻蚀液而刻蚀所述绝缘层，在所述绝缘层形成空洞，使所述光波导的两侧面以及下表面露出；以及 工序(i )，去除所述第一绝缘膜以及所述第三绝缘膜。9.根据权利要求8所述的半导体装置的制造方法，其中， 所述绝缘层以及所述第二绝缘膜由氧化硅构成， 所述第一绝缘膜以及所述第三绝缘膜由氮化硅或者氮氧化硅构成。10.—种半导体装置的制造方法，包括如下的工序: 工序(a)，准备具有半导体基板、所述半导体基板上的绝缘层以及所述绝缘层上的半导体层的SOI基板； 工序(b)，对所述半导体层进行加工，形成由所述半导体层构成的多个光波导； 工序(C)，利用第一绝缘膜埋入到相邻的所述光波导之间； 工序(d)，在所述光波导上以及所述第一绝缘膜上形成第二绝缘膜； 工序(e)，在所述第一绝缘膜上的所述第二绝缘膜形成贯通所述第二绝缘膜的孔；以及 工序(f)，通过从所述孔供给刻蚀液而刻蚀所述第一绝缘膜，使所述光波导的两侧面露出。11.根据权利要求10所述的半导体装置的制造方法， 所述绝缘层以及所述第二绝缘膜由氧化硅构成， 所述第一绝缘膜由氮化硅或者氮氧化硅构成。
【文档编号】G02F1/025GK106019640SQ201610172326
【公开日】2016年10月12日
【申请日】2016年3月24日
【发明人】绵贯真, 绵贯真一, 稻田充郎
【申请人】瑞萨电子株式会社