一种鳍式场效应晶体管的制造方法
【技术领域】
[0001]本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种鳍式场效应晶体管的制造方法。
【背景技术】
[0002]在快速进步的半导体制造工业中，20纳米以下传统的器件已经不能满足摩尔定律的要求，但是3D器件鳍式场效应晶体管(Fin-FET)装置可用于许多逻辑及其他应用，且可整合成为各种不同的半导体装置。Fin-FET装置一般包括具有高深宽比的半导体鳍板，在鳍板中形成晶体管的沟道及源极/漏极区。Fin-FET装置由于更高的栅极宽长比，可以更进一步地减少短沟道效应及增加电流量。
[0003]在Fin-FET工艺中，形成鳍(Fin)的方法一般有两种，一种是目前常用的在STI (浅沟槽隔离)形成的时候就把鳍的形状定义好，然后进行离子注入和栅极(Gate)的形成，这种方法称为Fin-First ;还有一种方法是伴随Du_y Gate(虚拟栅极)和RMG (replacement metal gate，替代金属栅极)的应用，先形成源漏端和Dummy Gate，然后在去除Dummy gate的时候再刻蚀娃衬底形成鳍，接着再形成RMG，这种方法称为Fin-last。
[0004]Fin-Last工艺相比Fin-first工艺有许多优点，一个是Fin-1ast在鳍形成前的工艺和传统的平板式MOS工艺有很多相似之处，更容易形成；第二是Fin-1ast能够更大化地利用源漏端等的薄膜应力来提高沟道载流子的迀移率。
[0005]目前的Fin-1ast工艺中，在Dummy Gate去除后会形成一层侧墙，然后再形成RMG。这道侧墙除了能够控制RMG的形成，还能够阻挡源漏和栅极的接触，避免以往的方法中因只有一层栅极氧化层(Gate Oxide)作为源漏和栅极的阻挡层而产生的寄生电容高等缺点，因而采用该方法能够大大降低寄生电容。
[0006]但是，运用上述方法所形成的该层侧墙，其厚度会受到沟槽宽度的限制，因而难以很好地起到控制源漏和导电沟道距离的作用。源漏如果离沟道过近，就会导致热载流子效应，该效应是MOS器件一个重要的失效机理。以PMOS器件为例，沟道中的空穴在漏源之间高横向电场的作用下被加速，形成高能载流子；高能载流子与硅晶格碰撞，产生电离的电子空穴对，电子由衬底收集，形成衬底电流；大部分碰撞产生的空穴，流向漏极，但还有部分空穴，在纵向电场的作用下，注入到栅极中形成栅极电流，这种现象称为热载流子注入(HotCarrier Inject1n)。热载流子会造成娃衬底与二氧化娃栅氧界面处能键的断裂，在娃衬底与二氧化硅栅氧界面处产生界面态，导致器件性能例如阈值电压、跨导以及线性区/饱和区电流的退化，最终造成MOS器件失效。
[0007]因此，需要设计一种能够增加导电沟道到源漏的距离，以降低热载流子效应的新方法，实现对现有的Fin-1ast工艺进行优化。
【发明内容】
[0008]本发明的目的在于克服现有技术存在的上述缺陷，提供一种鳍式场效应晶体管的制造方法，能够增加导电沟道到源漏的距离，降低热载流子效应。
[0009]为实现上述目的，本发明的技术方案如下:
[0010]一种鳍式场效应晶体管的制造方法，包括:
[0011]步骤SOl:提供一半导体硅衬底，在所述衬底上沉积一层硬掩模并图形化，形成鳍的掩模图形；
[0012]步骤S02:沉积一第一薄膜覆盖所述硬掩模并图形化，形成虚拟栅极；
[0013]步骤S03:沉积一第二薄膜覆盖所述虚拟栅极，并在所述虚拟栅极两侧通过各向异性刻蚀形成第一侧墙，然后，去除暴露区域的所述掩模图形，露出所述衬底；在所述衬底完成LDD和源漏离子注入；
[0014]步骤S04:沉积一第三薄膜覆盖所述虚拟栅极及第一侧墙并平坦化，露出所述虚拟栅极及第一侧墙，然后，去除所述虚拟栅极；
[0015]步骤S05:刻蚀所述虚拟栅极下方暴露区域的所述衬底，将鳍的图形转移到所述衬底，形成鳍；
[0016]步骤S06:再次沉积一第二薄膜覆盖所述鳍，通过反应离子刻蚀在所述第一侧墙内侧形成二个相对的第二侧墙，然后，在所述第二侧墙内侧沉积形成栅极氧化层和栅极。
[0017]优选地，所述硬掩模为氮化硅、掺碳氮化硅、二氧化硅或掺氮二氧化硅材料。
[0018]优选地，所述第一薄膜为非晶碳、多晶硅或非晶硅材料，所述第二薄膜为二氧化硅或氮化硅材料，或者是二氧化硅和氮化硅的组合材料。
[0019]优选地，所述虚拟栅极的宽度为10?60纳米。
[0020]优选地，采用02灰化工艺去除所述虚拟栅极。
[0021]优选地，所述第一侧墙的宽度为5?20纳米，所述第二侧墙的宽度为3?5纳米。
[0022]优选地，所述栅极氧化层为二氧化硅、掺氮二氧化硅或氧化铪材料。
[0023]优选地，所述栅极为多晶硅、非晶硅或金属栅极材料。
[0024]优选地，所述栅极的高度为30?80纳米。
[0025]优选地，步骤S03中，采用H3PO4或稀释比为200:1的HF溶液湿法刻蚀去除所述虚拟栅极及第一侧墙覆盖部分以外暴露区域的所述掩模图形。
[0026]从上述技术方案可以看出，通过本发明的新方法，可以使用传统半导体工艺在Fin-FET上的栅极两侧实现包括一层外侧墙(第一侧墙)和一层内侧墙(第二侧墙)的两层侧墙保护层，能够通过调整外侧墙的厚度精确控制源漏离子注入区域和沟道之间的距离，解决沟道和源漏区域距离太近导致的热载流子注入效应问题，并能够在不增加光刻版、仅增加两步薄膜沉积和刻蚀的基础上得到外侧墙和内侧墙，作为栅极和源漏之间的有效阻挡，大大降低了寄生电容。
【附图说明】
[0027]图1是本发明一种鳍式场效应晶体管的制造方法的流程图；
[0028]图2?图10是本发明一较佳实施例中根据图1的方法所形成的鳍式场效应晶体管的步骤结构示意图；
[0029]图11?图19是与图2?图10对应的90度方向截面的步骤结构示意图；
[0030]图20是与图10和图19对应的立体结构示意图。
【具体实施方式】
[0031]下面结合附图，对本发明的【具体实施方式】作进一步的详细说明。
[0032]需要说明的是，在下述的【具体实施方式】中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。
[0033]在以下本发明的【具体实施方式】中，请参阅图1，图1是本发明一种鳍式场效应晶体管的制造方法的流程图；同时请参阅图2?图10、图11?图19以及图20，图2?图10是本发明一较佳实施例中根据图1的方法所形成的鳍式场效应晶体管的步骤结构示意图，图11?图19是与图2?图10对应的90度方向截面的步骤结构示意图(分别以图2?图10各图的垂直中心线为剖切面)，图20是与图10和图19对应的立体结构示意图。如图1所示，本发明一种鳍式场效应晶体管的制造方法，包括以下步骤:
[0034]如框01所示，步骤SOl:提供一半导体硅衬底，在所述衬底上沉积一层硬掩模并图形化，形成鳍的掩模图形。
[0035]请参阅图2和图11。本发明采用的衬底可以是SOI硅片、外延硅或者外延锗硅的硅片衬底，在本实施例中，所述衬底采用SOI硅片，即在绝缘埋氧层I上具有单晶硅层2。然后，采用例如CVD工艺在所述衬底的单晶硅层2上沉积一层硬掩模。作为可选的实施方式，所述硬掩模的材料可以是氮化硅、掺碳氮化硅、二氧化硅或掺氮二氧化硅。在一个实施例中，采用CVD工艺在所述衬底上沉积一层厚度例如为50纳米的二氧化硅作为硬掩模。接着，先利用鳍的光刻版光刻定义出源漏区和鳍；然后进行干法刻蚀，将鳍的图形转移到硬掩模上，形成图形化的硬掩模3。可利用硬掩模材料和硅片衬底之间存在的较高的刻蚀选择比，光刻刻蚀硬掩模形成鳍的图形。因此，在本步骤的刻蚀中，并不刻蚀硅衬底，即并不将鳍的图形转移到硅片上。
[0036]如框02所示，步骤S02:沉积一第一薄膜覆盖所述硬掩模并图形化，形成虚拟栅极。
[0037]请参阅图3和图12。接下来，在所述硬掩模3上可采用化学气相沉积或者旋涂凝胶法，形成一层覆盖硬掩模的第一薄膜。作为可选的实施方式，所述第一薄膜的材料可以是非晶碳、多晶硅或非晶硅等半导体工艺中的常规薄膜。在一个实施例中，可采用等离子化学气相沉积一层非晶碳层作为第一薄膜，该非晶碳层的厚度例如可为150纳米，主要反应气体是C2H2、N2、He。当N2 (流量在5000sccm到lOOOOsccm)和C2H2流量达到一定量并稳定时(500sccm到