800sccm)，开启射频，这里的射频为高频13.56MHz，功率为800W到1200W，开始掺氮环境膜层的沉积，沉积时间为30s。
[0038]接下来，可在第一薄膜上沉积氮化硅、二氧化硅或S1N中的一种或多种作为刻蚀第一薄膜虚拟栅极的掩模层(图略)，再在该掩模层上旋涂一层例如200纳米的光刻胶，并采用栅极光刻版光刻刻蚀形成虚拟栅极的图形，该步骤的特征是利用正胶使显影的区域被保留。然后，去除光刻胶及虚拟栅极的掩模层，形成虚拟栅极4。优选地，所述虚拟栅极4的宽度为10?60纳米。刻蚀采用高选择比、各项异性的干法刻蚀。在一个实施例中，将所述虚拟栅极的宽度制作为14纳米。然后，去除光刻胶，完成虚拟栅极4图形的形成。
[0039]如框03所示，步骤S03:沉积一第二薄膜覆盖所述虚拟栅极，并在所述虚拟栅极两侧通过各向异性刻蚀形成第一侧墙，然后，去除暴露区域的所述掩模图形，露出所述衬底；在所述衬底完成LDD和源漏离子注入。
[0040]请参阅图4和图13。接下来，可采用化学气相沉积或者原子层沉积第二薄膜，并覆盖所述虚拟栅极4。然后，可采用各项异性的干法刻蚀，刻蚀气体为CF4、Ar，用来在虚拟栅极4两侧形成外侧墙(即第一侧墙)5，其特征是有较高的台阶覆盖性(在虚拟栅极侧壁上薄膜厚度和顶部厚度的比大于90% )。所述第二薄膜可以是二氧化硅或氮化硅材料，或者是二氧化硅和氮化硅的组合材料，其沉积厚度可为5?20纳米。在本实施例中，采用原子层沉积一层氮化硅，厚度为5纳米，其台阶覆盖性为100% ;然后，采用各项异性的干法刻蚀，在虚拟栅极4两侧形成外侧墙保护层5。对虚拟栅极外侧墙5的刻蚀要求将虚拟栅极4顶部和底部的第二薄膜去除，但是保留虚拟栅极4两侧的第二薄膜。刻蚀后形成的外侧墙(第一侧墙)5的宽度为5?20纳米。
[0041]接下来，可采用H3PO4或稀释比为200:1的HF溶液(即H2O:HF = 200:1)，湿法刻蚀去除虚拟栅极4及第一侧墙5覆盖部分以外暴露区域的所述掩模图形，将暴露区域的硬掩模图形去除干净，露出所述衬底的单晶硅层2。然后，在所述衬底的单晶硅层2完成LDD和源漏离子注入。
[0042]如框04所示，步骤S04:沉积一第三薄膜覆盖所述虚拟栅极及第一侧墙并平坦化，露出所述虚拟栅极及第一侧墙，然后，去除所述虚拟栅极。
[0043]请参阅图5和图14。接下来，可采用例如PECVD沉积一层第三薄膜6覆盖上述步骤中形成的虚拟栅极4及第一侧墙(外侧墙)5。作为可选，第三薄膜6可以是二氧化硅薄膜材料。然后，采用化学机械研磨(CMP)进行平坦化，将第三薄膜6、虚拟栅极4及外侧墙5三种薄膜磨平，并露出虚拟栅极4及第一侧墙5。在本实施例中，沉积的二氧化硅薄膜的厚度可为300纳米，CMP完成后的厚度为140纳米，CMP消耗掉160纳米的二氧化硅和10纳米的非晶碳虚拟栅极。
[0044]请参阅图6和图15。接下来，对虚拟栅极4进行去除。可采用02灰化工艺刻蚀去除虚拟栅极4，该刻蚀的特征是对鳍(单晶硅层2)和虚拟栅极4有很高的选择比(虚拟栅极/鳍的选择比大于20)，在本实施例中，刻蚀会在外侧墙5之间形成沟槽7，暴露出前述步骤中形成的图形硬掩模3。
[0045]如框05所示，步骤S05:刻蚀所述虚拟栅极下方暴露区域的所述衬底，将鳍的图形转移到所述衬底，形成鳍。
[0046]请参阅图7和图16。经过上一步骤的移除虚拟栅极后，仅剩下由外侧墙5形成的沟槽7，在沟槽7中暴露区域有前述步骤形成的硬掩模图形3。接着，可采用干法刻蚀对硬掩模3和其下面的衬底单晶硅层2进行刻蚀，将硬掩模3上鳍的图形转移到所述衬底的单晶硅层2，形成鳍8。然后，去除硬掩模3。
[0047]如框06所示，步骤S06:再次沉积一第二薄膜覆盖所述鳍，通过反应离子刻蚀在所述第一侧墙内侧形成二个相对的第二侧墙，然后，在所述第二侧墙内侧沉积形成栅极氧化层和栅极。
[0048]请参阅图8和图17。接下来，可采用原子层淀积工艺，再次沉积一层氮化娃第二薄膜9覆盖所述鳍8，氮化硅薄膜的厚度可为3?5纳米。然后，请参阅图9和图18，采用反应离子刻蚀，在外侧墙(第一侧墙)5内侧形成二个相对的氮化硅第二侧墙(内侧墙)10。刻蚀后的内侧墙(第二侧墙)10的宽度为3?5纳米。
[0049]请参阅图10、图19和图20。接下来，在暴露出来的内侧墙之间区域中沉积一氧化层作为栅极氧化层材料(图略)。该氧化层可以是传统的二氧化硅、掺氮的二氧化硅或者氧化铪等高介电常数的介质材料，沉积的栅极氧化层的厚度在8?30埃之间。接着，沉积栅极材料，形成栅极U。栅极11可以是多晶硅栅、非晶硅栅或者金属栅极，栅极的高度(厚度)为30?80纳米。在本实施例中，栅极氧化层可采用氧化铪，厚度为8埃，采用原子层沉积生长；栅极11可采用金属栅极，例如可以是TiN和A1、W的叠层。在图20中，衬底单晶硅层2的一部分形成了鳍8，并被包覆在栅极11和内侧墙10中。
[0050]综上所述，通过本发明的新方法，可以使用传统半导体工艺在Fin-FET上的栅极两侧实现包括一层外侧墙(第一侧墙)和一层内侧墙(第二侧墙)的两层侧墙保护层，能够通过调整外侧墙的厚度精确控制源漏离子注入区域和沟道之间的距离，解决沟道和源漏区域距离太近导致的热载流子注入效应问题，并能够在不增加光刻版、仅增加两步薄膜沉积和刻蚀的基础上得到外侧墙和内侧墙，作为栅极和源漏之间的有效阻挡，大大降低了寄生电容。
[0051]以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
【主权项】
1.一种鳍式场效应晶体管的制造方法，其特征在于，包括: 步骤SOl:提供一半导体硅衬底，在所述衬底上沉积一层硬掩模并图形化，形成鳍的掩模图形； 步骤S02:沉积一第一薄膜覆盖所述硬掩模并图形化，形成虚拟栅极； 步骤S03:沉积一第二薄膜覆盖所述虚拟栅极，并在所述虚拟栅极两侧通过各向异性刻蚀形成第一侧墙，然后，去除暴露区域的所述掩模图形，露出所述衬底；在所述衬底完成LDD和源漏尚子注入； 步骤S04:沉积一第三薄膜覆盖所述虚拟栅极及第一侧墙并平坦化，露出所述虚拟栅极及第一侧墙，然后，去除所述虚拟栅极； 步骤S05:刻蚀所述虚拟栅极下方暴露区域的所述衬底，将鳍的图形转移到所述衬底，形成鳍； 步骤S06:再次沉积一第二薄膜覆盖所述鳍，通过反应离子刻蚀在所述第一侧墙内侧形成二个相对的第二侧墙，然后，在所述第二侧墙内侧沉积形成栅极氧化层和栅极。2.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述硬掩模为氮化硅、掺碳氮化硅、二氧化硅或掺氮二氧化硅材料。3.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述第一薄膜为非晶碳、多晶硅或非晶硅材料，所述第二薄膜为二氧化硅或氮化硅材料，或者是二氧化硅和氮化硅的组合材料。4.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述虚拟栅极的宽度为10?60纳米。5.根据权利要求1或4所述的鳍式场效应晶体管的制造方法，其特征在于，采用O2灰化工艺去除所述虚拟栅极。6.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述第一侧墙的宽度为5?20纳米，所述第二侧墙的宽度为3?5纳米。7.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述栅极氧化层为二氧化硅、掺氮二氧化硅或氧化铪材料。8.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，所述栅极为多晶硅、非晶硅或金属栅极材料。9.根据权利要求1或8所述的鳍式场效应晶体管的制造方法，其特征在于，所述栅极的高度为30?80纳米。10.根据权利要求1所述的鳍式场效应晶体管的制造方法，其特征在于，步骤S03中，采用H3PO4或稀释比为200:1的HF溶液湿法刻蚀去除所述虚拟栅极及第一侧墙覆盖部分以外暴露区域的所述掩模图形。
【专利摘要】本发明公开了一种鳍式场效应晶体管的制造方法，通过在栅极两侧实现包括一层外侧墙和一层内侧墙的两层侧墙保护层，以通过调整外侧墙的厚度精确控制源漏离子注入区域和沟道之间的距离，解决沟道和源漏区域距离太近导致的热载流子注入效应问题，并能够在不增加光刻版、仅增加两步薄膜沉积和刻蚀的基础上得到外侧墙和内侧墙，作为栅极和源漏之间的有效阻挡，因而大大降低了寄生电容。
【IPC分类】H01L29/66, H01L21/28
【公开号】CN104952918
【申请号】CN201510213551
【发明人】桑宁波, 李润领, 关天鹏
【申请人】上海华力微电子有限公司
【公开日】2015年9月30日
【申请日】2015年4月29日