结晶性半导体膜和板状体以及半导体装置的制作方法

本发明涉及对于半导体装置有用的结晶性半导体膜和板状体以及使用了上述结晶性半导体膜或上述板状体的半导体装置。

背景技术：

作为可实现高耐压、低损失和高耐热的新一代转换元件，使用带隙宽的氧化镓(Ga₂O₃)的半导体装置受到关注，面向变频器等电力用半导体装置的应用也备受期待。根据非专利文献1，该氧化镓可通过单独混合铟或铝或者将它们组合形成混晶来控制带隙，其中，由In_X’Al_Y’Ga_Z’O₃(0≦X’≦2、0≦Y’≦2、0≦Z’≦2、X’+Y’+Z’＝1.5～2.5)表示的InAlGaO系半导体是极具吸引力的材料。

专利文献1中记载了添加有掺杂物(4价锡)的结晶性高的导电性α-Ga₂O₃薄膜。然而，专利文献1中记载的薄膜无法维持充分的耐压性，另外，含有大量碳杂质，因而包括导电性在内，半导体特性未得到满足，仍难以应用于半导体装置。

专利文献2中记载了在α-Al₂O₃基板上形成有p型的α-(Al_x”Ga_1-x”)₂O₃单晶膜的Ga₂O₃系半导体元件。然而，专利文献2中记载了半导体元件中，α-Al₂O₃为绝缘体，结晶品质方面也存在问题，用于半导体元件存在很多限制，另外，采用MBE法得到p型半导体需要离子注入和高温下的热处理，因此，难以实现p型α-Al₂O₃本身，实际上，专利文献2中记载的半导体元件本身难以实现。

另外，非专利文献2中记载了可采用MBE法在蓝宝石上形成α-Ga₂O₃薄膜。然而，还记载了：虽然在450℃以下的温度下结晶生长至膜厚100nm，但若膜厚超过100nm则结晶品质变差，此外，无法得到膜厚1μm以上的膜。

因此，迫切期待膜厚为1μm以上且结晶品质也不变差的α-Ga₂O₃薄膜。

专利文献3中记载了，使用镓或铟的溴化物或碘化物采用雾化CVD法制造氧化物结晶薄膜的方法。

专利文献4～6中记载了，在具有刚玉型结晶结构的基底基板上层叠有具有刚玉型结晶结构的半导体层和具有刚玉型结晶结构的绝缘膜的多层结构体。

应予说明，专利文献3～6均为本申请人的专利或专利申请的相关的公报，在申请时，未能得到膜厚1μm以上的结晶薄膜。另外，采用专利文献3～6所述的方法得到的膜实际上均无法从基板剥离。

【现有技术文献】

【专利文献】

【专利文献1】日本特开2013-28480号公报

【专利文献2】日本特开2013-58637号公报

【专利文献3】日本专利第5397794号

【专利文献4】日本专利第5343224号

【专利文献5】日本专利第5397795号

【专利文献6】日本特开2014-72533号公报

【非专利文献】

【非专利文献1】金子健太郎、“刚玉结构氧化镓系混晶薄膜的生长与物性”、京都大学博士论文、平成25年3月

【非专利文献2】Raveen Kumaran,“New Solid State Laser Crystals Created by Epitaxial Growth”,A thesis submitted for the degree of doctor of philosophy,The University of British Columbia,September 2012

技术实现要素：

发明要解决的课题

本发明的目的是提供半导体特性优异、特别是可抑制漏电流、耐压性和放熱性优异的半导体膜和板状体以及半导体装置。

为解决可所采用的技术手段

本发明人等为实现上述目的进行了深入研究，结果成功制造出含有具有刚玉结构的氧化物半导体作为主成分且膜厚为1μm以上的结晶性半导体膜。

另外，本发明人等经过进一步反复研究，在含有具有刚玉结构的氧化物半导体作为主成分的板状体的制造上也取得了成功。

另外，本发明人等发现，使用上述结晶性半导体膜或上述板状体制造半导体装置，所得半导体装置可抑制漏电流，耐压性和放熱性优异优异，在得到上述各种见解后经过进一步反复研究，从而完成了本发明。

发明效果

本发明的结晶性半导体膜和板状体的半导体特性优异，本发明的半导体装置可抑制漏电流，耐压性、放熱性优异。

附图说明

图1是示意表示本发明的肖特基势垒二极管(SBD)的优选例的图。

图2是示意表示本发明的肖特基势垒二极管(SBD)的优选例的图。

图3是示意表示本发明的肖特基势垒二极管(SBD)的优选例的图。

图4是示意表示本发明的金属半导体场效应晶体管(MESFET)的优选例的图。

图5是示意表示本发明的高电子迁移率晶体管(HEMT)的优选例的图。

图6是示意表示本发明的金属氧化膜半导体场效应晶体管(MOSFET)的优选例的图。

图7是用于说明图6的金属氧化膜半导体场效应晶体管(MOSFET)的制造工序的一部分的示意图。

图8是示意表示本发明的金属氧化膜半导体场效应晶体管(MOSFET)的一个例子的图。

图9是示意表示本发明的静电感应晶体管(SIT)的优选例的图。

图10是示意表示本发明的肖特基势垒二极管(SBD)的优选例的图。

图11是示意表示本发明的肖特基势垒二极管(SBD)的优选例的图。

图12是示意表示本发明的高电子迁移率晶体管(HEMT)的优选例的图。

图13是示意表示本发明的金属氧化膜半导体场效应晶体管(MOSFET)的优选例的图。

图14是示意表示本发明的结型场效应晶体管(JFET)的优选例的图。

图15是示意表示本发明的绝缘栅双极晶体管(IGBT)的优选例的图。

图16是示意表示本发明的发光元件(LED)的优选例的图。

图17是示意表示本发明的发光元件(LED)的优选例的图。

图18是实施例中使用的雾化CVD装置的构成图。

图19是说明实施例中使用的基座的图。

图20是表示实施例中使用的基座与供给管的截面积的关系的图。

图21是表示本发明的实施例中的液中掺杂物含有率与膜中锗含量的关系的图。

图22是说明实施例中的肖特基势垒二极管(SBD)的结构的图。

图23是表示实施例中掺杂有锗的半导体层的SIMS分析结果的图。

图24是表示实施例中掺杂有硅的半导体层的SIMS分析结果的图。

图25是表示实施例中得到的自支撑膜的X射线衍射图像的图。

图26是说明实施例中的肖特基势垒二极管(SBD)的结构的图。

图27是表示实施例中得到的SBD的电流电压特性的图。

图28是表示实施例中制得的MESFET的结构的图。

图29是表示实施例中制得的MESFET的DC特性的图。应予说明，纵轴表示漏电流(A)，横轴表示漏电压(V)。

图30是实施例中使用的雾化CVD装置的概略构成图。

图31是表示实施例中的順向的电流电压特性的评价结果的图。

图32是表示实施例中的逆向的电流电压特性的评价结果的图。

图33是表示实施例中的XRD的结果的图。

图34是表示实施例中的膜的照片的图。

图35是表示实施例中的膜的照片的图。

【具体实施方式】

本发明的结晶性半导体膜含有具有刚玉结构的氧化物半导体作为主成分，只要膜厚为1μm以上就没有特别限定，在本发明中，上述膜厚优选为2μm以上，更优选为3μm以上，最优选为5μm以上。另外，在本发明中，上述膜厚优选为7.6μm以上，若膜厚为7.6μm以上，则结晶性半导体膜可独立支撑。另外，在本发明中，膜厚更优选为10μm以上，是膜厚为10μm以上的主成分相同的多层膜(例如n-型半导体层与n+型半导体层的层叠体)，半导体特性可进一步提高，因而最优选。另外，上述结晶性半导体膜的形状等没有特别限定，可以是四边形，也可以是圆形，还可以是多边形。上述结晶性半导体膜的表面积没有特别限定，在本发明中，优选为3mm见方以上(9mm²以上)，更优选为5mm见方以上(25mm²以上)，最优选直径为50mm以上。在本发明中，通过在特定条件下使用雾化CVD法，可容易地得到以往无法实现的3mm见方以上的上述结晶性半导体膜。

上述结晶性半导体膜可以是单晶膜也可以是多晶膜，在本发明中，上述结晶性半导体膜优选为可以含有多晶的单晶膜。上述氧化物半导体只要是具有刚玉结构的氧化物半导体就没有特别限定。作为上述氧化物半导体，例如可举出含有选自Al、Ga、In、Fe、Cr、V、Ti、Rh、Ni和Co等中的1种或2种以上的金属的金属氧化物半导体等。在本发明中，上述氧化物半导体优选含有选自铟、铝和镓中的1种或2种以上的元素作为主成分，更优选至少含有铟或/和镓作为主成分，最优选至少含有镓作为主成分。应予说明，在本发明中，所谓“主成分”，是指上述具有刚玉结构的氧化物半导体以原子比计相对于上述结晶性半导体膜的总成分优选含有50％以上、更优选含有70％以上、进一步优选含有90％以上，也可以是100％。

另外，在本发明中，上述氧化物半导体优选为α型In_XAl_YGa_ZO₃(0≦X≦2、0≦Y≦2、0≦Z≦2、X+Y+Z＝1.5～2.5、0<X又は0<Z)。上述氧化物半导体为α型In_XAl_YGa_ZO₃时的优选组成只要不阻碍本发明的目的就没有特别限定，上述结晶性半导体膜中含有的金属元素中的镓、铟和铝的合计原子比优选为0.5以上，更优选为0.8以上。另外，上述氧化物半导体含有镓时的优选组成优选上述结晶性半导体膜中含有的金属元素中的镓的原子比为0.5以上，更优选为0.8以上。

上述结晶性半导体膜中可以含有掺杂物。上述掺杂物只要不阻碍本发明的目的就没有特别限定。作为上述掺杂物，例如可举出锡、锗、硅、钛、锆、钒或铌等n型掺杂物、或p型掺杂物等。掺杂物的浓度通常可以为约1×10¹⁶/cm³～1×10²²/cm³，另外，使掺杂物的浓度例如为约1×10¹⁷/cm³以下的低浓度，例如在n型掺杂物的情况下，可得到n-型半导体等。另外，根据本发明，可以以约1×10²⁰/cm³以上的高浓度含有掺杂物，例如在n型掺杂物的情况下，也可得到n+型半导体等。在本发明中，n型掺杂物优选为锗、硅、钛、锆、钒或铌，在形成n-型半导体层时，优选使上述结晶性半导体膜中的锗、硅、钛、锆、钒或铌的浓度为约1×10¹³～5×10¹⁷/cm³、更优选为约1×10¹⁵～1×10¹⁷/cm³。另外，在将锗、硅、钛、锆、钒或铌作为n型掺杂物形成n+型半导体层时，优选使上述结晶性半导体膜中的锗、硅、钛、锆、钒或铌的浓度为约1×10²⁰/cm³～1×10²³/cm³，更优选为约1×10²⁰/cm³～1×10²¹/cm³。这样，通过使上述结晶性半导体膜中含有锗、硅、钛、锆、钒或铌，与使用锡作为掺杂物时相比，可得到电气特性优异的结晶性半导体膜。

上述结晶性半导体膜可直接在基底基板上形成，也可以隔着其它层形成。作为其它层，可举出其它组成的刚玉结构结晶薄膜、刚玉结构以外的结晶薄膜、或者非晶态薄膜等。作为结构，可以是单层结构也可以是多层结构。另外，也可以在同一层内混有2相以上的结晶相。为多层结构时，结晶性半导体膜例如通过层叠绝缘性薄膜和导电性薄膜而构成，但在本发明中并不限定于此。应予说明，层叠绝缘性薄膜和导电性薄膜构成多层结构时，绝缘性薄膜与导电性薄膜的组成可以相同也可以彼此不同。绝缘性薄膜与导电性薄膜的厚度比没有特别限定，例如(导电性薄膜的厚度)/(绝缘性薄膜的厚度)之比优选为0.001～100，更优选为0.1～5。该更优选的比具体而言例如为0.1、0.2、0.3、0.4、0.5、0.6、0.7、0.8、0.9、1、1.1、1.2、1.3、1.4、1.5、1.6、1.7、1.8、1.9、2，3、4、5，也可以在这里例示的任2个数值之间的范围内。

在本发明中，例如可通过使用图19、图20所示的基座、异常晶粒抑制剂等的雾化CVD法，在基底基板上直接或隔着其它层层叠上述结晶性半导体膜。

<基底基板>

基底基板只要可成为上述结晶性半导体膜的支撑体就没有特别限定。可以是绝缘体基板，也可以是半导体基板，还可以是导电性基板，上述基底基板优选为绝缘体基板，优选表面具有金属膜的基板。在本发明中，上述基底基板优选含有具有刚玉结构的结晶物作为主成分的基板、或者含有具有β-gallia结构的结晶物作为主成分的基板。含有具有刚玉结构的结晶物作为主成分的基板只要以基板中的组成比计含有50％的具有刚玉结构的结晶物就没有特别限定，在本发明中，优选含有70％以上，更优选为90％以上。作为含有具有刚玉结构的结晶作为主成分的基板，例如可举出蓝宝石基板(例：c面蓝宝石基板)、α型氧化镓基板等。以具有β-gallia结构的结晶物作为主成分的基板只要以基板中的组成比计含有50％以上的具有β-gallia结构的结晶物就没有特别限定，在本发明中优选含有70％以上，更优选为90％以上。作为以具有β-gallia结构的结晶作为主成分的基板，例如可举出β-Ga₂O₃基板，或者含有Ga₂O₃和Al₂O₃、Al₂O₃多于0wt％且为60wt％以下的混晶体基板等。作为其它基底基板的例子，可举出具有六方晶结构的基板(例：SiC基板、ZnO基板、GaN基板)等。优选在具有六方晶结构的基板上直接或隔着其它层(例：缓冲层等)形成上述结晶性半导体膜。基底基板的厚度在本发明中没有特别限定，优选为50～2000μm，更优选为200～800μm。

上述基底基板为表面具有金属膜的基板时，上述金属膜可以设在基板表面的一部分或全部，可设置网状或点状的金属膜。另外，上述金属膜的厚度没有特别限定，优选为10～1000nm，更优选为10～500nm。作为上述金属膜的构成材料，例如可举出白金(Pt)、金(Au)、钯(Pd)、银(Ag)、铬(Cr)、铜(Cu)、铁(Fe)、钨(W)、钛(Ti)、钽(Ta)、铌(Nb)、锰(Mn)、钼(Mo)、铝(Al)或铪(Hf)等金属或它们的合金等。应予说明，上述金属优选单轴取向。单轴取向的金属是在膜厚方向和膜面内方向、或者在膜厚方向等恒定方向具有单一结晶方位的金属即可，也包括单轴择优取向的金属。在本发明中，优选在膜厚方向单轴取向。关于取向，可通过X射线衍射法来确认是否在单轴取向。例如，当来源于单轴取向的结晶面的峰与来源于其它结晶面的峰的积分强度比大于(优选大一倍以上、更优选大一个位数级以上)随机取向的同一结晶粉末的来源于单轴取向结晶面的峰与来源于其它结晶面的峰的积分强度比时，可判断为在单轴取向。

在本发明中，上述基底基板优选为蓝宝石基板(例：c面蓝宝石基板)、α型氧化镓基板、β-Ga₂O₃基板、或者含有Ga₂O₃和Al₂O₃且Al₂O₃大于0wt％且为60wt％以下的混晶体基板、或者表面形成有金属膜的这些基板。通过使用这样的优选的基底基板，上述结晶性半导体膜的杂质的碳含量、载流子浓度和半宽度与使用其它基底基板的情况相比可得到进一步降低。

上述雾化CVD法只要是具备如下工序的成膜方法就没有特别限定：例如利用超声波振子使原料雾化而产生雾的工序(1)；供给载气的工序(2)；以及通过载气将上述雾搬运至保持在基座的上述基底基板而进行成膜的工序(3)。作为上述雾化法，更具体而言，例如可举出雾化外延法、雾化CVD法等。

上述工序(1)只要将原料雾化而产生雾就没有特别限定。工序(1)中，可使用将原料雾化而产生雾的雾发生器。上述雾发生器只要能使原料雾化而产生雾就没有特别限定，可以是公知的雾发生器，在本发明中，优选利用超声波使原料雾化而产生雾。应予说明，关于原料将在下文叙述。

上述工序(2)只要供给载气就没有特别限定。上述载气只要是能将使原料雾化而产生的雾搬运到基板上的气体状就没有特别限定。作为上述载气，没有特别限定，例如可举出氧气、氮气、氩气、合成气体等。

上述工序(3)只要可通过载气将上述雾搬运到保持在基座的上述基底基板而进行成膜就没有特别限定。工序(3)中，优选使用通过载气将雾搬运至上述基板而能在供给管内进行成膜的管状炉。

在本发明中，工序(3)中在供给管内进行成膜时，作为上述基座，例如优选使用图19、图20所示的基座形成上述结晶性半导体膜。

图19表示基座的一个方式。图19所示的基座51具备雾加速部52、基板保持部53和支撑部54。支撑部54为棒状，在中途改变角度而构成为使支撑部54与供给管55的接触角为约90°。通过采用这样的构成，可提高基座51的稳定性，但在本发明中，支撑部54的形状没有特别限定，可使用适宜的各种形状。

图19(a)表示从雾的上游向下游方向直到基板的供给管内的截面，可知供给管的基板侧表面的外周形状为大致半圆形，沿上述供给管的内周为大致相同的形状。图19(b)表示以雾的上游为左、下游为右时的供给管、基板和基座的截面。雾在其性质上于供给管中不容易沉降，但基座51中将雾加速部52倾斜设置，构成为能够使沉降的雾加速上升而搬运至基板。

图20中，在供给管55内将图19所示的基座和基板的区域表示为基板·基座区域61，将排出未反应的雾的区域表示为排出区域62，从而可明确基座和基板的总面积与排出区域面积的关系。在本发明中，如图20所示，在被分为上述基座所占据的基座区域、上述基板区域、以及排出未反应的雾的排出区域的上述供给管内的截面，上述基座区域与上述基板的总面积优选大于上述排出区域的面积。通过使用这样的优选的基座，能够在基板上使雾加速，可得到更均匀也更厚的结晶性半导体膜。

应予说明，在形成上述结晶性半导体膜时，可使用掺杂物进行掺杂处理。另外，在本发明中，通常在上述原料中含有异常晶粒抑制剂来进行掺杂处理。通过在上述原料中含有异常晶粒抑制剂来进行掺杂处理，可得到表面平滑性优异的结晶性半导体膜。掺杂量只要不阻碍本发明的目的就没有特别限定，在原料中以摩尔比计优选为0.01～10％，更优选为0.1～5％。

上述异常晶粒抑制剂是指具有在成膜过程中抑制副产物粒子产生的效果的添加剂，只要能够使结晶性半导体膜的表面粗糙度(Ra)例如为0.1μm以下就没有特别限定，在本发明中，优选为由选自Br、I、F和Cl中的至少1种构成的异常晶粒抑制剂。若为稳定成膜而在膜中导入Br、I作为异常晶粒抑制剂，则可抑制异常晶粒生长导致的表面粗糙度变差。异常晶粒抑制剂添加量只要能够抑制异常晶粒就没有特别限定，优选在原料溶液中以体积比计为50％以下，更优选为30％以下，最优选为在1～30％的范围内。通过以这样的优选的范围使用异常晶粒抑制剂，能够发挥出作为异常晶粒抑制剂的功能，因此能够抑制结晶性半导体膜的异常晶粒的生长而使表面平滑。

结晶性半导体膜的形成方法只要不阻碍本发明的目的就没有特别限定，例如可通过如下方式形成：根据结晶性半导体膜的组成，组合镓化合物和根据期望而使用的铟化合物或铝化合物等，使组合而成的原料进行反应。由此，能够在基底基板上从基底基板侧开始使结晶性半导体膜进行结晶生长。作为镓化合物，可以将镓金属作为起始原料，在成膜前转化为镓化合物。作为镓化合物，例如可举出镓的有机金属配合物(例如乙酰丙酮化物配合物等)、卤化物(例如氟化、氯化、溴化或碘化物等)等，在本发明中，优选使用卤化物(例如氟化、氯化、溴化或碘化物等)。通过使用卤化物作为原料化合物采用雾化CVD进行成膜，能够使上述结晶性半导体膜中实质上不含有碳。

更具体而言，结晶性半导体膜可通过如下方式形成：将从原料化合物溶解而成的原料溶液生成的原料微粒供给至成膜室，使用上述基座在上述成膜室内使上述原料化合物进行反应。原料溶液的溶剂没有特别限定，优选水、双氧水或有机溶剂。在本发明中，通常在掺杂物原料的存在下使上述原料化合物反应。应予说明，掺杂物原料优选包含在原料溶液中，与原料化合物一起或分别被微粒化。上述结晶性半导体膜中含有的碳比掺杂物少，优选能使上述结晶性半导体膜中实质上不含碳。应予说明，本发明的结晶性半导体膜还有卤素(优选Br)可形成良好的半导体结构，因而优选。作为掺杂物原料，例如可举出锡、锗、硅、钛、锆、钒或铌的金属单体或化合物(例如卤化物、氧化物等)等。

通过如上所述进行成膜，能够在工业上有利地得到膜厚为1μm以上的结晶性半导体膜。应予说明，在本发明中，可通过适当调整成膜时间而使膜厚为1μm以上。

在本发明中，可以在成膜后进行退火处理。退火处理的温度没有特别限定，优选600℃以下，更优选550℃以下。通过在这样的优选的温度下进行退火处理，能够更适宜地调节上述结晶性半导体膜的载流子浓度。退火处理的处理时间只要不阻碍本发明的目的就没有特别限定，优选为10秒～10小时，更优选为10秒～1小时。

可将上述基底基板从上述结晶性半导体膜剥离。剥离方法只要不阻碍本发明的目的就没有特别限定，可以是公知方法。作为剥离方法，例如可举施加出机械冲击进行剥离的方法；通过加热利用热应力而进行剥离的方法；施加超声波等振动进行剥离的方法；通过蚀刻进行剥离的方法等。通过上述剥离，可作为自支撑膜得到上述结晶性半导体膜。

应予说明，基底基板为表面形成有金属膜的基板时，可以仅剥离基板部分，金属膜可以残留在半导体层表面。通过将金属膜残留在半导体层表面，能够容易且良好地在半导体表面上形成电极。

另外，上述成膜可反复进行，通过反复进行成膜，能够使膜厚更厚，也可得到含有具有刚玉结构的氧化物半导体作为主成分的板状体。应予说明，在本发明中，也可以在上述自支撑膜上再次形成结晶性半导体膜。

在本发明中，通过如上所述进行成膜，能够得到厚度为7.6μm以上、优选10μm以上、更优选15μm以上、最优选50μm以上的板状体。上述板状体不仅可用作半导体层，还可用作基板。

上述结晶性半导体膜或上述板状体具有对半导体装置而言有用的半导体结构，在本发明中，可将上述结晶性半导体膜或上述板状体直接、或者根据希望进一步实施加工等处理后作为半导体结构应用于半导体装置。另外，将上述半导体结构用于半导体装置时，可将本发明的半导体结构直接用于半导体装置，也可以进一步形成其它层(例如绝缘体层、半绝缘体层、导体层、半导体层、缓冲层或其它中间层等)等。

本发明的半导体结构对于各种半导体装置均有用，尤其对于功率设备有用。另外，半导体装置可分为电极形成在半导体层的一面侧的卧式元件(卧式设备)和在半导体层的表背两面侧分别具有电极的立式元件(立式设备)，在本发明中，可将上述半导体结构适用于卧式设备也可适用于立式设备，其中，优选用于立式设备。作为上述半导体装置，例如可举出肖特基势垒二极管(SBD)、金属半导体场效应晶体管(MESFET)、高电子迁移率晶体管(HEMT)、金属氧化膜半导体场效应晶体管(MOSFET)、静电感应晶体管(SIT)、结型场效应晶体管(JFET)、绝缘栅双极晶体管(IGBT)或发光二极管等。在本发明中，上述半导体装置优选为SBD、MOSFET、SIT、JFET或IGBT，更优选为SBD、MOSFET或SIT。另外，在本发明中，上述半导体装置可以不含有p型半导体层。

以下，使用附图说明将上述半导体结构的结晶性半导体膜应用于n型半导体层(n+型半导体、n-型半导体等)时的优选例，但本发明并不限定于这些例子。应予说明，以下例示的半导体装置中，只要不阻碍本发明的目的，还可以含有其它层(例如绝缘体层、半绝缘体层、导体层、半导体层、缓冲层或其它中间层等)等，另外，缓冲层(buffer层)等也可以省略。

(SBD)

图1表示本发明所涉及的肖特基势垒二极管(SBD)的一个例子。图1的SBD具备n-型半导体层101a、n+型半导体层101b、肖特基电极105a和欧姆电极105b。

肖特基电极和欧姆电极的材料可以是公知的电极材料，作为上述电极材料，例如可举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物等。

肖特基电极和欧姆电极的形成例如可通过真空蒸镀法或溅射法等公知的方法进行。更具体而言，例如在形成肖特基电极时，可通过如下方式进行：使由Mo构成的层和由Al构成的层层叠，对由Mo构成的层和由Al构成的层实施利用光刻法的图案化。

在对图1的SBD施加有反向偏压的情况下，空乏层(未图示)扩大到n型半导体层101a中，因此成为高耐压的SBD。另外，在施加有正向偏压的情况下，电子从欧姆电极105b流向肖特基电极105a。这样使用了上述半导体结构的SBD对于高耐压·大电流用途优异，转换速度也快，耐压性·可靠性优异。

图2表示本发明所涉及的肖特基势垒二极管(SBD)的一个例子。图2的SBD除了图1的SBD的构成之外，还具备绝缘体层104。更具体而言，具备n-型半导体层101a、n+型半导体层101b、肖特基电极105a、欧姆电极105b和绝缘体层104。

作为绝缘体层104的材料，例如可举出GaO、AlGaO、InAlGaO、AlInZnGaO₄、AlN、Hf₂O₃、SiN、SiON、Al₂O₃、MgO、GdO、SiO₂或Si₃N₄等，在本发明中，优选具有刚玉结构的材料。通过将具有刚玉结构的绝缘体用于绝缘体层，能够使界面处的半导体特性的功能得到良好体现。绝缘体层104设置在n-型半导体层101与肖特基电极105a之间。绝缘体层的形成例如可通过溅射法、真空蒸镀法或CVD法等公知方法进行。

对于肖特基电极、欧姆电极的形成和材料等，与上述图1的SBD的情况相同，例如可使用溅射法、真空蒸镀法、压接法、CVD法等公知方法，例如形成由Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物或它们的混合物等构成的电极。

图2的SBD与图1的SBD相比，绝缘特性更优异，具有更高的电流控制性。

图3的SBD表示本发明所涉及的肖特基势垒二极管(SBD)的一个例子。图3的SBD与图1、图2的SBD的构成相比，在具有沟结构且具备半绝缘体层103这点有很大差异。图3的SBD具备n-型半导体层101a、n+型半导体层101b、肖特基电极105a、欧姆电极105b和半绝缘体层103，能够在维持耐压性的基础上大幅减少漏电流，还可实现大幅度的低导通电阻化。

半绝缘体层103由半绝缘体构成即可，作为上述半绝缘体，例如可举出含有镁(Mg)、钌(Ru)、铁(Fe)、铍(Be)、铯(Cs)、锶、钡等半绝缘体掺杂物的半绝缘体，或者经过掺杂处理的半绝缘体等。

(MESFET)

图4表示本发明所涉及的金属半导体场效应晶体管(MESFET)的一个例子。图4的MESFET具备n-型半导体层111a、n+型半导体层111b、缓冲层(buffer层)118、半绝缘体层114、栅电极115a、源电极115b和漏电极115c。

栅电极、漏电极和源电极的材料可以是公知的电极材料，作为上述电极材料，例如可举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物等。栅电极、漏电极和源电极的形成例如可通过真空蒸镀法或溅射法等公知的方法进行。

半绝缘体层114由半绝缘体构成即可，作为上述半绝缘体，例如可举出含有镁(Mg)、钌(Ru)、铁(Fe)、铍(Be)、铯(Cs)、锶、钡等半绝缘体掺杂物的半绝缘体，或者经过掺杂处理的半绝缘体等。

图4的MESFET中，在栅电极下形成有良好的空乏层，因此能够效率良好地控制从漏电极流向源电极的电流。

(HEMT)

图5表示本发明所涉及的高电子迁移率晶体管(HEMT)的一个例子。图5的HEMT具备带隙款的n型半导体层121a、带隙窄的n型半导体层121b、n+型半导体层121c、半绝缘体层124、缓冲层128、栅电极125a、源电极125b和漏电极125c。

栅电极、漏电极和源电极的材料可分别是公知的电极材料，作为上述电极材料，例如可举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物等。栅电极、漏电极和源电极的形成例如可通过真空蒸镀法或溅射法等公知的方法进行。

应予说明，栅电极下的n型半导体层至少由带隙宽的层121a和窄的层121b构成，半绝缘体层124由半绝缘体构成即可，作为上述半绝缘体，例如可举出含有钌(Ru)、铁(Fe)等半绝缘体掺杂物的半绝缘体，或者经过掺杂处理的半绝缘体等。

图5的HEMT中，由于在栅电极下形成有良好的空乏层，所以能够效率良好地控制从漏电极流向源电极的电流。另外，在本发明中，通过进一步形成凹陷结构，可表现出常闭状态。

(MOSFET)

将本发明的半导体装置为MOSFET的情况的一个例子示于图6。图6的MOSFET为沟道型MOSFET，具备n-型半导体层131a、n+型半导体层131b和131c、栅绝缘膜134、栅电极135a、源电极135b和漏电极135c。

在漏电极135c上形成有例如厚度100nm～100μm的n+型半导体层131b，上述n+型半导体层131b上形成有例如厚度100nm～100μm的n-型半导体层131a。而且在上述n-型半导体层131a上形成有n+型半导体层131c，在上述n+型半导体层131c上形成有源电极135b。

另外，在上述n-型半导体层131a和上述n+型半导体层131c内贯通有上述n+半导体层131c、且形成有到达上述n-型半导体层131a的中途深度的多个沟槽。上述沟槽内例如介由10nm～1μm厚度的栅绝缘膜134埋入形成有栅电极135a。

在图6的MOSFET的导通状态下，在上述源电极135b与上述漏电极135c之间施加电压,若对上述栅电极135a赋予相对于上述源电极135b为正的电压,则在上述n-型半导体层131a的侧面形成沟道层，电子被注入上述n-型半导体层131a，从而导通。对于关闭状态，通过使上述栅电极的电压为0V，沟道层不再形成，成为n-型半导体层131a被空乏层充满的状态，从而关闭。

图7表示图6的MOSFET的制造工序的一部分。例如示于图7(a)所示的半导体结构，在n-型半导体层131a和n+型半导体层131c的规定区域设置蚀刻掩模，遮蔽上述蚀刻掩模后，采用反应性离子蚀刻法等进行各向异性蚀刻，如图7(b)所示，形成从上述n+型半导体层131c表面到上述n-型半导体层131a中途深的沟槽。接着，如图7(c)所示，示于热氧化法、真空蒸镀法、溅射法、CVD法等公知的方法在上述沟槽的侧面和底面形成例如50nm～1μm厚的栅绝缘膜134后，使用CVD法、真空蒸镀法、溅射法等在上述沟槽中形成例如n-型半导体层的厚度以下的多晶硅等栅电极材料135a。

然后，可通过使用真空蒸镀法、溅射法、CVD法等公知的方法，在n+型半导体层131c上形成源电极135b、在n+型半导体层131b上形成漏电极135c来制造功率MOSFET。应予说明，源电极和漏电极的电极材料可分别是公知的电极材料，作为上述电极材料，例如可举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物等。

这样得到的MOSFET与现有的沟道型MOSFET相比，耐压性更优异。应予说明，图6中示出了沟道型的立式MOSFET的例子，但在本发明中并不限定于此，可适用于各种MOSFET。例如也可以将图6的沟槽深度挖掘至到达n-型半导体层131a底面的深度，以降低串联电阻。应予说明，将卧式MOSFET的情况的一个例子示于图8。图8的MOSFET具备n-型半导体层131a、第1n+型半导体层131b、第2n+型半导体层131c、栅绝缘膜134、栅电极135a、源电极135b、漏电极135c、缓冲层138和半绝缘体层139。如图8所示，通过将n+型半导体层埋入n-型半导体层，与其它卧式MOSFET相比，能够使电流更良好地流通。

(SIT)

图9表示本发明的半导体装置为SIT时的一个例子。图9的SIT具备n-型半导体层141a、n+型半导体层141b和141c、栅电极145a、源电极145b和漏电极145c。

在漏电极145c上形成有例如厚度100nm～100μm的n+型半导体层141b，在上述n+型半导体层141b上例如形成有厚度100nm～100μm的n-型半导体层141a。并且，在上述n-型半导体层141a上形成有n+型半导体层141c，上述n+型半导体层141c上形成有源电极145b。

另外，在上述n-型半导体层141a内贯穿有上述n+半导体层141c，且形成有到达上述n-半导体层141a中途深的多个沟槽。在上述沟槽内的n-型半导体层上形成有栅电极145a。

在图9的SIT的导通状态下，在上述源电极145b与上述漏电极145c之间施加电压，若对上述栅电极145a施加相对于上述源电极145b为正的电压，则在上述n-型半导体层141a内形成沟道层，电子被注入到上述n-型半导体层141a，从而导通。对于关闭状态，通过使上述栅电极的电压为0V，沟道层不再形成，n-型半导体层141a成为被空乏层充满的状态，从而关闭。

图9所示的SIT的制造中可使用公知的方法。例如使用图7(a)所示的半导体结构，与上述图7的MOSFET的制造工序同样地在n-型半导体层141a和n+型半导体层141c的规定区域设置蚀刻掩模，遮蔽上述蚀刻掩模后例如采用反应性离子蚀刻法等进行各向异性蚀刻，形成从上述n+型半导体层141c表面到达上述n-型半导体层141a中途深度的沟槽。接着，采用CVD法、真空蒸镀法、溅射法等在上述沟槽中例如形成n-型半导体层厚度以下的多晶硅等栅电极材料。然后，采用真空蒸镀法、溅射法、CVD法等公知的方法分别在n+型半导体层141c上形成源电极145b，在n+型半导体层141b上形成漏电极145c，由此可制造图9所示的SIT。

应予说明，源电极和漏电极的电极材料分别可以为公知的电极材料，作为上述电极材料，例如可举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物等。

上述例中示出了未使用p型半导体的例子，但在本发明中并不限定于此，也可使用p型半导体。将使用p型半导体的例子示于图10～16。这些半导体装置可以与上述例同样地制造。应予说明，p型半导体可以是与n型半导体相同的材料且含有p型掺杂物，还可以是不同的p型半导体。

图10表示具备n-型半导体层101a、n+型半导体层101b、p型半导体层102、绝缘体层104、肖特基电极105a和欧姆电极105b的肖特基势垒二极管(SBD)的优选例。

图11表示具备n-型半导体层101a、n+型半导体层101b、p型半导体层102、肖特基电极105a和欧姆电极105b的沟道型肖特基势垒二极管(SBD)的优选例。根据沟道型的SBD，能够在维持耐压性的同时大幅度减少漏电流，还可实现大幅度的低导通电阻化。

图12表示具备带隙宽的n型半导体层121a、带隙窄的n型半导体层121b、n+型半导体层121c、p型半导体层123、栅电极125a、源电极125b、漏电极125c和基板129的高电子迁移率晶体管(HEMT)的优选例。

图13表示具备n-型半导体层131a、第1n+型半导体层131b、第2n+型半导体层131c、p型半导体层132、p+型半导体层132a、栅绝缘膜134、栅电极135a、源电极135b和漏电极135c的金属氧化膜半导体场效应晶体管(MOSFET)的优选例。应予说明，p+型半导体层132a可以是p型半导体层，可以与p型半导体层132相同。

图14表示具备n-型半导体层141a、第1n+型半导体层141b、第2n+型半导体层141c、p型半导体层142、栅电极145a、源电极145b和漏电极145c的结型场效应晶体管(JFET)的优选例。

图15表示具备n型半导体层151、n-型半导体层151a、n+型半导体层151b、p型半导体层152、栅绝缘膜154、栅电极155a、发射电极155b和集电极155c的绝缘栅双极晶体管(IGBT)的优选例。

(LED)

将本发明的半导体装置为发光二极管(LED)时的一个例子示于图16。图16的半导体发光元件在第2电极165b上具备n型半导体层161，在n型半导体层161上层叠有发光层163。而且在发光层163上层叠有p型半导体层162。在p型半导体层162上具备可透过发光层163产生的光的透光性电极167，在透光性电极167上层叠有第1电极165a。应予说明，图16的半导体发光元件除了电极部分可由保护层覆盖。

作为透光性电极的材料，可举出含有铟(In)或钛(Ti)的氧化物的导电性材料等。更具体而言，例如可举出In₂O₃、ZnO、SnO₂、Ga₂O₃、TiO₂、CeO₂或它们中的2者以上的混晶或者掺杂有它们的材料。可通过采用溅射等公知方法设置这些材料来形成透光性电极。另外，在形成透光性电极后，为使透光性电极透明化，可以实施热退火。

根据图16的半导体发光元件，通过将第1电极165a作为正极，将第2电极165b作为负极，并介由两者在p型半导体层162、发光层163和n型半导体层161中流通电流，从而发光层163发光。

作为第1电极165a和第2电极165b的材料，例如可举出Al、Mo、Co、Zr、Sn、Nb、Fe、Cr、Ta、Ti、Au、Pt、V、Mn、Ni、Cu、Hf、W、Ir、Zn、In、Pd、Nd或Ag等金属或者它们的合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等金属氧化物导电膜、聚苯胺、聚噻吩或聚吡咯等有机导电性化合物、或者它们的混合物等。电极的形成法没有特别限定，可以考虑与上述材料的适应性从下述方式中适当选择，按所选择的方法在上述基板上形成：印刷方式、喷雾法、涂覆方式等湿式方式、真空蒸镀法、溅射法、离子电镀法等物理方式、CVD、等离子体CVD法等化学方式等。

应予说明，将发光元件的另一方式示于图17。图17的发光元件中，在基板169上层叠有n型半导体层161，在通过将p型半导体层162、发光层163和n型半导体层161的一部分开槽而露出的n型半导体层161的半导体层露出面上的一部分层叠有第2电极165b。

【实施例】

以下，说明本发明的实施例。

<实施例1>

1.成膜装置

使用图18，对本实施例中使用的雾化CVD装置19进行说明。雾化CVD装置19具备载置基板20的基座21、供给载气的载气供给单元22、用于调节从载气供给单元22送出的载气的流量的流量调节阀23、收容原料溶液24a的雾发生源24、装水25a的容器25、安装于容器25底面的超声波振子26、由内径40mm的石英管构成的供给管27、设置在供给管27周边部的加热器28。基座21由石英构成，载置基板20的表面从水平面倾斜。通过使供给管27和基座21均由石英制作，可抑制来源于装置的杂质混入在基板20上形成的膜内。

应予说明，作为基座21，使用图19所示的基座51。应予说明，使基座的倾斜角设为45°，将供给管内的基板·基座的总面积构成为：如图19所示，使基座区域逐渐增大、使排出区域逐渐减小，如图20所示，使基座区域大于排出区域。

2.原料溶液的制备

以使溴化镓和氧化锗成为锗相对于镓的原子比为1：0.05的方式制备水溶液。此时，以体积比10％含有48％氢溴酸溶液。在条件1下，氧化锗的浓度为5.0×10^-3mol/L。

将该原料溶液24a收容在雾发生源24内。

3.成膜准备

接着，作为基板20，将1边为10mm的正方形且厚度600μm的c面蓝宝石基板设置在基座21上，使加热器28动作而使供给管27内的温度升温至500℃。接着，打开流量调节阀23从载气供给单元22向供给管27内供给载气，用载气充分置换供给管27的气氛后，将载气的流量调节为5L/min。作为载气，使用氧气。

4.膜形成

接着，使超声波振子26以2.4MHz振动，将该振动通过水25a传播至原料溶液24a，由此使原料溶液24a微粒化，生成原料微粒。

该原料微粒通过载气被导入到供给管27内，在供给管27内发生反应，通过基板20的成膜面的CVD反应而在基板20上形成膜。

5.评价

鉴定所得膜的相。鉴定通过使用XRD衍射装置以15度到95度的角度进行2θ/ω扫描来进行。测定使用CuKα射线进行。结果是所得膜为α-Ga₂O₃。另外，所得结晶性半导体膜的膜厚为3.5μm。

作为所得膜的电气特性的评价，采用van der pauw法进行霍尔效应测定。作为测定环境，在室温使外加磁场的频率为50mHz。其结果载流子密度为4.33×10¹⁸(1/cm²)，移动度为19(cm²/V·s)。

<实施例2>

以使溴化镓和氧化锗成为锗相对于镓的原子比为1E-7、1E-6、8E-5、4E-4、2E-3、1E-2、2E-1、8E-1的方式分别调整原料溶液。此时，以体积比10％含有48％氢溴酸溶液。在与实施例1相同的成膜条件下进行成膜，使用SIMS，在入射离子类型为氧、输出3kV、200nA的条件下进行杂质浓度的定量分析。将其结果示于图21。如图21所示，可知液中掺杂物含有比例与结晶膜中的掺杂量具有相关关系，通过调整液中掺杂物含有比例，可容易地控制所形成的膜中的掺杂浓度。

<实施例3>

使氧化锗的浓度为1.0×10^-3mol/L来代替5.0×10^-3mol/L，除此之外，与条件1同样地，作为n+半导体层，将掺杂有锗的α-Ga₂O₃膜在c面蓝宝石基板上成膜，接着，在膜上，作为n-半导体层，形成未掺杂的α-Ga₂O₃膜。对于n-半导体层的形成，除了不掺杂任何物质以外，通过与上述同样地成膜来进行。所得结晶性半导体膜的膜厚为7.6μm，成膜时间为180分钟。然后，如图22所示，将n-半导体层101a的一部分蚀刻后，通过溅射分别在n+半导体层101b上设置由Ti构成的欧姆电极105b，在n-半导体层101a上设置由Pt构成的肖特基电极105a，制成SBD。

对所得SBD进行SIMS分析(Cs 3kV 200nA Ap16％Raster400)。将结果示于图23。由图23可知，以横轴的溅射时间计，在经过1500秒左右之前不含锗，另外，在经过1500秒到4000秒左右之间均匀含有锗，可良好地形成有n+型半导体层和n-型半导体层。

<实施例4>

以使溴化镓、原硅酸四乙酯以无质量比计为100：1的方式调整水溶液。此时，以体积比10％含有48％氢溴酸溶液。溴化硅的浓度为1.0×10^-3mol/L。在成膜温度500℃、载气为氮、流量为5L/min的条件下进行90分钟成膜。应予说明，其它成膜条件与实施例1相同。对所得膜使用XRD衍射装置以15度到95度的角度进行2θ/ω扫描，由此进行相的鉴定。应予说明，测定使用CuKα射线。其结果是所得膜为α-Ga₂O₃。膜厚为2.5μm。

另外，对所得膜进行SIMS分析(Cs 3kV 200nA Ap16％Raster400)。将结果示于图24。可知硅掺杂良好。应予说明，电气特性等也显示出与含锗的实施例1同等的性能。

<实施例5>

与实施例3同样地形成结晶性半导体膜。成膜后通过超声波振动将结晶性半导体膜从基板剥离。对所得膜使用XRD衍射装置以15度到95度的角度进行2θ/ω扫描，由此进行相的鉴定。应予说明，测定使用CuKα射线。其结果是所得膜为α-Ga₂O₃。膜厚为7.6μm、成膜时间为180分钟。

另外，对所得自支撑膜使用X射线衍射装置进行结构评价。将X射线衍射图像示于图25作为X射线衍射结果。由图25可知，不存在基板的衍射斑点，是自支撑膜。

<实施例6>

如图26所示，在实施例5中得到的自支撑膜171上，使用钨作为肖特基电极175a，使用铟作为欧姆电极175b，制成SBD。对所得SBD评价电流电压特性。将结果示于图27。

<实施例7>

与实施例1同样地长时间形成结晶性半导体膜。对所得膜使用XRD衍射装置以15度到95度的角度进行2θ/ω扫描，由此进行相的鉴定。应予说明，测定使用CuKα射线。其结果是所得膜为α-Ga₂O₃。另外，膜厚为50μm，若膜厚为50μm，则成为板状而不再是膜。

<实施例8>

与实施例1同样地形成结晶性半导体膜。对所得膜使用XRD衍射装置以15度到95度的角度进行2θ/ω扫描，由此进行相的鉴定。应予说明，测定使用CuKα射线。其结果是所得膜为α-Ga₂O₃。另外，膜厚为1.9μm。直接使用所得膜如图28所示制成MESFET。图28的MESFET具备栅电极185a、源电极185b、漏电极185c、n型半导体层181和基板189。n型半导体层181为α-Ga₂O₃，栅电极185a由白金(Pt)构成，源电极185b和漏电极185c分别由钛(Ti)金(Au)合金形成。将制得的MESFET的DC特性示于图29。由图29可知，得到了几乎没有漏电流，特别是在栅极电压-25V下为0.5nA程度的结果。另外，由于在栅极电压1V下达到519μA，所以通断比也为10⁶这样较高的值。

<实施例9>

9-1.成膜装置

使用图30对本实施例中使用的雾化CVD装置1进行说明。雾化CVD装置1具备供给载气的载气源2a、用于调节从载气源2a送出的载气的流量的流量调节阀3a、供给载气(稀释)的载气(稀释)源2b、用于调节从载气(稀释)源2b送出的载气(稀释)的流量的流量调节阀3b、收容原料溶液4a的雾发生源4、装水5a的容器5、安装于容器5底面的超声波振子6、成膜室7、从雾发生源4连接至成膜室7的供给管9、设置在成膜室7内的热板8、以及将热反应后的雾、液滴和废弃排出的排气口11。应予说明，在热板8上设有基板10。

9-2.原料溶液的制备

将溴化镓和氧化锗与水混合，以锗相对于镓的原子比为1：0.01的方式调整水溶液，此时，以体积比10％含有氢溴酸，将其作为原料溶液。

9-3.成膜准备

将上述2.中得到的原料溶液4a收容在雾发生源4内。接着，作为基板10，将4英寸的蓝宝石基板设置在热板8上，使热板8动作而使成膜室7内的温度升温至550℃。接着，打开流量调节阀3a、3b，从作为载气源的载气供给单元2a、2b向成膜室7内供给载气，用载气充分置换成膜室7的气氛后，分别将载气流量调节为5.0L/分钟，将载气(稀释)流量调节为0.5L/分钟。应予说明，使用氧气作为载气。

9-4.膜形成

接着，使超声波振子6以2.4MHz振动，将该振动通过水5a传播至原料溶液4a，由此使原料溶液4a雾化而生成雾4b。该雾4b介由载气通过供给管9内导入到成膜室7内，在大气压下、550℃于成膜室7内雾发生热反应而在基板10上形成n⁺层。另外，作为第2层，不使用氧化锗，除此之外，使用与第1层相同的原料溶液在n⁺层上在与第1层同样的条件下形成n^-层作为2层目。应予说明，成膜时间为4小时30分钟。

另外，使用图18的雾化CVD装置使第2层在与上述相同的条件下再生长。成膜时间为120分钟。结晶性半导体膜的膜厚总计为11.9μm，其中n⁺层的膜厚为3.8μm，n^-层的膜厚为8.1μm。应予说明，使用XRD衍射装置对所得膜进行相的鉴定，结果是所得膜均为α-Ga₂O₃。

9-5.电极形成

将蓝宝石基板从α-Ga₂O₃膜剥离后，通过蒸镀分别在n^-层上形成金作为肖特基电极，在n⁺层上形成Ti/Au作为欧姆电极，制成SBD。

9-6.评价

另外，对所得SBD评价电流电压特性。将正向的结果示于图31，将逆向的结果示于图32。由结果可知，半导体的电气特性优异，特别是反向偏压时的耐压超过300V，本发明品具有良好的二极管特性。

<实施例10>

10-1.成膜装置

与实施例9同样地使用图30所示的成膜装置。

10-2.原料溶液(缓冲层用)的制备

使0.05M的乙酰丙酮铁水溶液中以体积比1.5％含有盐酸，将其作为缓冲层用原料溶液。

10-3.成膜准备

将上述10-2.中得到的缓冲层用原料溶液4a收容在雾发生源4内。接着，作为基板10，将蓝宝石基板设置在热板8上，使热板8动作而使加热器的温度升温至550℃。接着，打开流量调节阀3a、3b，从作为载气源的载气供给单元2a、2b向成膜室7内供给载气，用载气充分置换成膜室7的气氛后，将载气的流量调节为2.0L/分钟，将载气(稀释)的流量调节为0.5L/分钟。应予说明，使用氮气作为载气。

10-4.缓冲层的形成

接着，使超声波振子6以2.4MHz振动，使该振动通过水5a传播至原料溶液4a，使原料溶液4a雾化而生成雾4b。该雾4b介由载气通过供给管9内导入到成膜室7内，在大气压下、550℃于成膜室7内雾发生热反应而在基板10上形成缓冲层。应予说明，成膜时间为30分钟。

10-5.原料溶液的制备

准备0.05M的溴化镓水溶液，此时，以体积比20％含有氢溴酸，再以锡相对于镓为8原子％的方式加入溴化锡，将其作为原料溶液。

10-6.成膜准备

将上述10-5.中得到的原料溶液4a收容在雾发生源4内。接着，作为基板10，将带有缓冲层的蓝宝石基板设置在热板8上，使热板8动作而使加热器的温度升温至500℃。接着，打开流量调节阀3a、3b，从作为载气源的载气供给单元2a、2b向成膜室7内供给载气，用载气充分置换成膜室7的气氛后，将载气流量调节为1.0L/分钟，将载气(稀释)流量调节为0.5L/分钟。应予说明，使用合成气体(H₂：N₂＝5：95)作为载气。

10-7.膜形成

接着，使超声波振子6以2.4MHz振动，将该振动通过水5a传播至原料溶液4a，由此使原料溶液4a雾化而生成雾4b。该雾4b介由载气通过供给管9内导入到成膜室7内，在大气压下、500℃于成膜室7内雾发生热反应而在基板10上形成缓冲层。应予说明，成膜时间为300分钟。

10-8.剥离膜

用浓盐酸溶解缓冲层，将上述10-4.中得到的膜从基板剥离。所得膜的膜厚为4μm。另外，使用X射线衍射装置进行膜的鉴定，结果为α-Ga₂O₃。将XRD的结果示于图33。由图33可知，没有蓝宝石基板的峰和缓冲层的峰，得到α-Ga₂O₃的完美的剥离膜。另外，将所得α-Ga₂O₃膜用激光器切成1mm见方。将切割前的α-Ga₂O₃膜的照片示于图34，将切割够的α-Ga₂O₃膜示于图35。由图34可知，所得剥离膜具有5mm见方以上的大面积。另外，由图35可知，能够切割出1mm见方的优质的α-Ga₂O₃膜。

【产业上的可利用性】

本发明的结晶性半导体膜和板状体可用于半导体(例如化合物半导体电子设备等)、电子部件·电气设备部件、光学·电子照片相关装置、工业部件等所有领域，由于半导体特性优异，尤其对于半导体装置有用。

【符号説明】

1 雾化CVD装置

2a 载气源

2b 载气(稀释)源

3a 流量调节阀

3b 流量调节阀

4 雾发生源

4a 原料溶液

4b 雾

5 容器

5a 水

6 超声波振子

7 成膜室

8 热板

9 供给管

10 基板

11 排气口

19 雾化CVD装置

20 基板

21 基座

22 载气供给单元

23 流量调节阀

24 雾发生源

24a 原料溶液

25 容器

25a 水

26 超声波振子

27 成膜室

28 加热器

51 基座

52 雾加速单元

53 基板保持部

54 支撑部

55 供给管

61 基板·基座区域

62 排出区域

101a n-型半导体层

101b n+型半导体层

102 p型半导体层

103 半绝缘体层

104 绝缘体层

105a 肖特基电极

105b 欧姆电极

109 基板

111a n-型半导体层

111b n+型半导体层

114 半绝缘体层

115a 栅电极

115b 源电极

115c 漏电极

118 缓冲层

121a 带隙宽的n型半导体层

121b 带隙窄的n型半导体层

121c n+型半导体层

123 p型半导体层

124 半绝缘体层

125a 栅电极

125b 源电极

125c 漏电极

128 缓冲层

129 基板

131a n-型半导体层

131b 第1n+型半导体层

131c 第2n+型半导体层

132 p型半导体层

134 栅绝缘膜

135a 栅电极

135b 源电极

135c 漏电极

138 缓冲层

139 半绝缘体层

141a n-型半导体层

141b 第1n+型半导体层

141c 第2n+型半导体层

142 p型半导体层

145a 栅电极

145b 源电极

145c 漏电极

151 n型半导体层

151a n-型半导体层

151b n+型半导体层

152 p型半导体层

154 栅绝缘膜

155a 栅电极

155b 发射电极

155c 集电极

161 n型半导体层

162 p型半导体层

163 发光层

165a 第1电极

165b 第2电极

167 透光性电极

169 基板

171 α-Ga2O3层

175a 钨电极

175b 铟电极

181 n型半导体层

185a 栅电极

185b 源电极

185c 漏电极

189 基板