利用电荷注入的读出电路的结构的制作方法

本发明涉及用于电磁式传感器的读出电路的结构。

在本文中，通过“电磁式传感器”意指包括用于读出像素的电路的电磁辐射传感器，其中，每个像素包括至少一个用于发出代表该像素所暴露至的辐射的电信号的光电二极管。这种传感器由半导体衬底(例如硅的)制备，光电二极管形成在所述半导体衬底中。旨在利用的辐射可以例如是可见光图谱内的辐射，然而，这并不构成限制。

通过读出电路读取每个光电二极管所发出的电信号(为此目的，通常各个读出电路分别专用于每个光电二极管)。读出电路也形成在硅半导体衬底中。

本发明发现混合式传感器中的的有益应用。

当光电二极管形成在不同于结合读出电路的第二衬底的第一衬底中时(且因此其半导体材料可以不同于第一衬底的材料)，传感器被称为“混合式”。

这尤其为这样的情况：当读出电路形成在硅衬底中时(这对应于对于这些读出电路来说最常见的配置)，同时光电二极管通常形成在另一材料的衬底中(例如铟镓砷(InGaAs))，所述材料使得能够形成对适合于夜视的波长敏感的光电二极管，而在硅衬底中的光电二极管则对该波长不敏感。

对于混合式传感器而言，第一衬底的每个光电二极管通过焊接类型(例如铟珠)的连接而连接至第二衬底的读出电路。图1a和图1b显示了根据倒装芯片技术的这种混合的可能配置的示例。根据该技术，第一衬底32的面31(光电二极管33形成在该面处)和第二衬底35的面34(读出电路36形成在该面处)彼此面对。在图1a示出的第一示例中，第一衬底32的光电二极管33中的每个通过铟珠37而连接至读出电路36，同时在图1b示出的第二示例中，通过离开第二衬底35的铜柱38并且通过在该柱38和光电二极管33之间的焊接39而形成连接。

背景技术：

来自光电二极管的信号的读出在以给定的频率实现，该给定的频率通常对于所有的光电二极管是同一频率。例如对于视频应用，该频率可以是50或60赫兹。对于快速或超快获取应用，该频率则更高。

因此，光电二极管的读出通过“周期”来完成，每个周期对应于像素的积分时间，即，对应于这样的时间，在该时间期间，光电二极管产生的电荷(根据光电二极管的性质而由电子或空穴的电荷形成)积累在光电二极管中或读出电路中，以及对应于像素的读出时间。

在CMOS技术中，光电二极管的读出电路可以通过不同的方式实现。其尤其可以是“直接注入”(DI)，“电容跨阻抗放大器”(CTIA，Capacitive Trans–Impedance Amplifier)或“每像素源跟随器”(SFP，source follower per pixel)类型。读出电路的这三种类型示出在图2a至2c中。

图2a示出了在混合式配置中的直接注入类型的用于读出像素的电路的电气图的示例。与晶体管22相关联的放大器23经由在第一衬底(光电二极管20形成在其上)和第二衬底(读出电路形成在其上)之间的混合式触点21而将施加至光电二极管20上的偏压稳定化。初始化晶体管24受到初始化信号RST的控制，以便在晶体管22的输出施加初始化电压V_RST。积分电容器25适合于对光电二极管20发出的光电流进行积分。缓冲放大器26使得能够将在该积分电容器25的端子上的电压信号IM经由选择开关27而发送至扫描多路复用总线28。

读出周期包括：

1)借助于初始化晶体管24来初始化积分电容器25，

2)将所述光电二极管20产生的光电电荷积分进入电容器25，

3)经由开关27的控制而读出在电容25的端子上的电压信号IM。

读出的结果可以直接地输出至读出电路从而得到利用，或者可以存储在存在于每个像素中的存储器，以便随后得到利用。

然而，积分电容器25和光电二极管20的重置形成所谓的“KTC”电子噪声，关于对该噪声具有影响的量，K指示玻尔兹曼常数，T指示开尔文温度，而C指示积分电容器25的电容。在初始化之后，在积分电容器25中的剩余电荷具有随机变化，其二次平均具有值

因此，该KTC噪声通过在积分电容器25的端子上的电压相对于重置电压V_RST的偏差表达。

为了抑制该开关噪声，开发了结合两次在像素的输出处的电压的读出的策略。这因此是相关双读出，也被称为CDS(其为“相关双采样”的缩写)。

在通过设定为参考电势而使电容器已被重置为初始阶段(重置，有时将为简便而使用该术语，并且应被认为是等价的)之后，立即在周期的开始获得第一读出。该第一读出给出在电容器中的初始电荷量的第一读取值。

当对电容器充电并且需要读取积分电荷的积累的值时，第二读出在周期结束时获得。

当执行两次读出并且周期结束时，比较和计算装置确立两次读取值之间的差值。该差值给出在积分时间期间电容器积分的光电二极管所产生的电荷的量。

这些已知类型的电路和方法因此使得能够通过对每个光电二极管和对每个周期计算在周期的开始的读出和在周期的结束的读出之间的差值来确定在积分周期期间从光电二极管进入电容器的积分电荷的量的值。

然而，在光电二极管的读出电路中存在噪声的其它来源。现在，对于大多数这些噪声，在第一读出和第二读出之间不存在相关性。因此，不仅没有抑制这些其它噪声，并且它们的光谱功率密度还提高至两倍。

对于CMOS(互补金属氧化物半导体)读出电路，所谓的1/f电子噪声是在例如晶体管的所有有源部件中的主要噪声。该1/f噪声的功率谱密度随频率减小。因此，在低的频率，1/f噪声很大。现在，像素的工作周期的频率为约50Hz，其展现出大的1/f噪声，这限制了相关双采样的效率。

为了相对于直接注入而减小该1/f噪声，提出另一种类型的电路，即所谓的CTIA“电容跨导放大器(Capacitive Trans–impedance Amplifier)”，图2b示出了其示意性的示例。

其原理类似于直接注入电路的原理，其中对相似的元件指定相同的附图标记。来自光电二极管20的光生电流通过设置有电容反馈的运算放大器而积分至电容器25中。通过借助于并联连接的初始化晶体管24而清空电容器25中的电荷，从而完成初始化。借助于运算放大器29的大的增益来维持光电二极管20的偏压。

该配置的基本原理为：电容反馈减弱低频噪声，并且因此提高其相关双采样的效率。其读出顺序与利用直接注入的像素的读出顺序相同：第一读出在重置之后进行，而第二读出在积分时间之后进行，图像信号通过这两次采样之间的差值形成。

尽管像素很复杂，但是1/f噪声仍然很大。实际上，对于很小的电容值(5-10fF)，最佳的读出电路CTIA不能将噪声降低为低于对应于40至50电子的电荷的噪声水平。在这样的配置中，电路的动态范围非常低，并且当曝光变得过强时，很容易饱和。

另一配置为所谓的SFP配置(“每像素源跟随器”)，其图2c显示了示例性实施方案。该配置旨在减少晶体管的数量以便减少1/f噪声源的数量。

其工作周期与用于读出像素的电路Di或CTIA的工作周期相同，并且对这些电路中的相似的元件指定相同的附图标记。在像素读出电路SFP中，来自光电二极管20的光生电流的积分直接地在包括数个寄生电容的光电二极管的积分电容器25上实现。光电二极管20的强电容值减小了读取为电压的信号的幅度。该读出电路的噪声最终将增加至光电二极管20的噪声水平限制为若干电子。例如，用于读出像素的电路CTIA可以利用5fF的积分电容器的电容工作，而因此对于具有320μV的幅度的读出噪声来说，该噪声水平等价于10个电子的电荷。在SFP像素读出电路中，积分电容器可能很难小于20fF。在这种情况下，读出噪声320μV表现为等价于40个电子的噪声。

在这个电路中的每个中的相关双采样的另一缺陷在于：第一读出发生在积分周期的开始，而第二读出发生在积分周期的结束。两次读出因此相隔可以与周期时间相比的相当长的时间。每个周期的两次读出相隔的时间实际上对应于积分时间，其等于周期时间(以在重置时间内)。现在，在这两次读出之间，除了KTC噪声之外的电子噪声可能干扰测量(例如1/f噪声)，而这可能随后通过其在两次读出之间的变化而导致错误的电荷值(该值由两次读取值之间的差值推算)。这是一种不利影响，并且由于对应于低的频率，周期时间很长，因此该不利影响将变得更严重。作为例证，由于该限制而尤其受到影响的是在低光度视景中的应用，这种应用需要长的周期时间，具有约50Hz的频率。

这些已知电路和方法的另一限制在于，他们需要将在周期开始时读取的值存储在存储器中，从而随后在周期结束时进行比较和减法运算。因此，需要存储器(例如外部存储器，或者相反，在每个像素读出电路中)以用于在积分时间期间存储第一采样。

专利申请US2007/0285545具有这样的有源像素，其中，光电二极管连接至用于从有源像素收集电荷的节点，所述节点维持在恒定电压并且形成具有恒定偏压的晶体管的漏极，从而电荷被传递至电荷积分节点。然而该配置需要专用的晶体管，并且不能适当地耗尽积分区域，从而使随后的电荷的检测变差。

技术实现要素：

本发明旨在使得能够在没有这些限制和缺陷的情况下进行。为此目的，提出一种读出电路结构，其形成在第一类型的半导体衬底上，并且旨在根据连续的电荷积分周期来测量从在衬底的外部的电荷源接收到的电荷，所述结构包括：

·注入二极管，其在衬底中通过第一PN结形成，所述第一PN结包括衬底的第二类型的第一掺杂区域，所述第一掺杂区域用于从所述外部的电荷源接收电荷，并且所述注入二极管配置为用于将从外部的电荷源接收到的电荷注入到衬底中，

·收集二极管，其在衬底中由第二PN结形成，所述第二PN结包括隐埋在衬底中的第二类型的第二掺杂区域，并且所述收集二极管能够在衬底中收集通过注入二极管而注入的电荷的至少一部分，并且能够在积分周期期间积累这些电荷，

·电荷恢复结构，其配置为用于恢复在所述收集二极管中积累的电荷，

·用于通过将所述电荷恢复结构的电势改变回至初始电势而在每个积分周期结束时初始化电荷恢复结构的装置。

该结构有益地单独或根据其技术上可能的任意组合而采用下述特征来完成：

-电荷恢复结构包括浮动扩散节点，所述浮动扩散节点由衬底中的连接至输出器件的第二类型的掺杂区域形成；

-用于初始化电荷恢复结构的装置包括初始化晶体管，所述初始化晶体管的栅极与衬底电绝缘，位于所述扩散节点和参考电势源之间，并且适合于被控制为用于将所述扩散节点的电势改变至所述初始电势；

-结构包括MOS类型的转移晶体管，所述转移晶体管的转移栅极位于所述隐埋二极管和所述浮动扩散节点之间，在衬底上方并且与衬底电绝缘，并且所述转移栅极可以被控制为用于将在第二掺杂区域中收集的电荷转移至浮动扩散节点；

-电荷恢复结构包括

·存储器，其由第二类型的掺杂区域形成，以及

·浮动扩散节点，其由连接至输出器件的第二类型的掺杂区域形成，

所述存储器在衬底中形成在隐埋二极管和浮动扩散节点之间；

-输出器件连接在外部的电荷源和注入二极管之间，以便允许在注入二极管的端子上的电压的读出，并且因此获得在外部的电荷源和注入二极管之间通过的电流的对数读出；

-所述结构包括约束区，所述约束区由形成在衬底中的第一类型的掺杂区域形成，所述约束区在衬底的深度中延伸为至少面对构成注入二极管的第一掺杂区域；

约束区进一步向着衬底的表面延伸至注入二极管的外围；

所述结构包括形成在衬底中的第一类型的掺杂区域，所述第一类型的掺杂区域包围初始化装置的第二类型的掺杂区域，所述第二类型的掺杂区域连接至参考电势源，并且所述第一类型的掺杂区域延伸至属于电荷恢复结构的第二类型的掺杂区域；

整个电荷恢复组件包括多个第二类型的第二掺杂区域，所述多个第二掺杂区域隐埋在衬底中，并各自与所述衬底形成隐埋二极管，所述电荷恢复组件能够在衬底中捕获通过共用注入二极管注入的电荷的至少一部分，并且能够在电荷积分周期期间积累这些电荷；

-注入二极管是利用彼此电性连接的多个第二类型的第一掺杂区域形成的。

-隐埋收集二极管的第二掺杂区域配置为在至电荷恢复结构的电荷转移结束时完全耗尽。

本发明涉及一种用于操作根据前述权利要求中的任一项所述的读出电路结构的方法，其中

-在初始化所述电荷恢复结构之后并且在将电荷从隐埋二极管转移至所述电荷恢复结构之前，进行电荷恢复结构处的电压的第一读出，以及

-在将电荷从隐埋二极管转移至所述电荷恢复结构之后，进行电荷恢复结构处的电压的第二读出，

图像信号对应于在第一读出和第二读出之间的差值。

本发明还涉及一种包括多个根据本发明的读出电路结构的阵列读出电路。

本发明还涉及一种混合式传感器，其包括第一衬底和第二衬底，其中在第一衬底上形成根据本发明的读出电路，而在第二衬底上形成对电磁辐射敏感的元件的阵列，所述对电磁辐射敏感的元件的阵列形成外部的电荷源，例如光电二极管。读出电路和敏感元件的阵列可以通过根据倒装芯片技术的配置中的连接而连接。

附图说明

借助于涉及参考附图而以非限制性示例给出并解释的根据本发明的实施方案和选择形式的下述说明，本发明将得到更好的理解，其中：

图1a和图1b已在上文进行评论，其示出根据倒装芯片技术的混合式传感器的可能配置的示例；

图2a、图2b和图2c已在上文进行评论，其示出了属于现有技术的在CMOS技术中的光电二极管的读出电路的示例；

图3示意性地示出了根据本发明的可能实施方案的读出电路结构；

图4示意性地示出图3的结构的工作周期；

图5至图9示意性地示出了根据本发明的可能实施方案的读出电路结构；

在附图中，对相似的元件指定相同的附图标记。

具体实施方式

下述说明在第一阶段参考形成在P型半导体衬底上的读出电路结构而进行。然而，本发明并不限制于该实施方案，该实施方案仅具有说明的性质。

参考图3，读出电路结构形成在P型的半导体衬底1(P型衬底)上。衬底1具有形成读出电路结构的元件的不同掺杂区域。有源读出电路结构旨在测量从在衬底1的外部的电荷源2接收的电荷。该电荷源2为形成在第二衬底上的光电二极管，该第二衬底不同于其上形成读出电路结构的衬底1。尤其，该外部电荷源2可以在类似于图1a和图1b所示出的那些类型的混合式配置中那样形成在第二衬底上。外部电荷源2还可以是不同于光电二极管的类型的电流源。

PN结形成在衬底1的第一掺杂区域4，以便从衬底1的外部的电荷源2接收电荷。衬底的第一掺杂区域4为N型掺杂的。电荷源2连接至注入PN结4，例如经由通过焊接类型的连接而形成的混合式触点3，类似于在图1a和图1b的示例中那样。该PN结因此接收通过衬底1的外部的电荷源2产生的电流。

第一PN结正向偏置，从而能够将从衬底1的外部的电荷源2接收的电荷注入到衬底1中。第一PN结因此在衬底1中形成电荷注入二极管。图3中的虚线的箭头示出了通过注入二极管而将电荷注入到衬底1中。随后，在二极管和与衬底形成PN结的掺杂区域之间将没有区别。

对于P型衬底1和N型第一掺杂区域4而言，注入电荷为电子，而由此注入到衬底1中的自由电子的数量正比于注入时间和在光电二极管2和第一掺杂区域4之间流通的电流的乘积。

读出电路的结构包括第二PN结，所述第二PN结包括第二类型的第二掺杂区域6，第二掺杂区域6隐埋在衬底中并且与衬底形成隐埋收集二极管，所述隐埋收集二极管能够收集衬底1中的通过注入二极管注入的电荷的至少一部分，并且能够积累这些电荷用于电荷积分周期。

第二掺杂区域6和第一掺杂区域4之间的距离小于在使用的额定温度下(例如20℃)电子在衬底1中的扩散长度，并且优选为小于150μm。在第一掺杂区域4和第二掺杂区域6之间没有晶体管：它们通过衬底1而隔开。电荷在第一掺杂区域4注入到衬底1中，并且扩散进入所述衬底1。电荷随后由第二掺杂区域6收集。注入的电荷穿过衬底1的深度，从而由第二掺杂区域收集。

在该第二隐埋掺杂区域6周围形成的PN结和耗尽区在第二隐埋掺杂区域6中的穿透深度取决于第二掺杂区域6的掺杂和偏压。当耗尽区侵入整个该第二掺杂区域6时，不再存在任何移动电荷，对于N型的第二掺杂区域6而言，即不存在自由电子。于是留存在该第二掺杂区域6中的仅有的电荷为固定电荷，对于第二N型而言为由掺杂原子所剩下的正电荷。

第二掺杂区域6隐埋在衬底1中，使得当所述掺杂区域6没有任何移动电荷时，在所述第二掺杂区域6和衬底1之间的结的空间电荷区(也称作耗尽区)不到达衬底1的表面。

就此而言，第一类型的掺杂表面区域5(在此情况下为P型)可以设置在隐埋收集二极管的掺杂区域6和衬底1的表面之间，以便防止耗尽区到达该表面。

Alex Krymski等人的文章“Estimates for Scaling of Pinned Photodiodes”，2005，IEEE Workshop on Charge–Coupled Devices and Advanced Image Sensors给出了就此而言的更多细节。

一旦没有自由电荷，第二掺杂区域6的电势不再变化，但是可以总是吸引移动电荷载流子，在此情况下，对于第二N型掺杂区域而言，吸引电子。因此，如果在该第二掺杂区域6附近产生或注入自由电荷的载流子，则所述自由电荷的载流子会被吸引并固定在其中。第二掺杂区域6还可以在没有任何初始剩余电荷的情况下起到积分器的作用。在电荷转移之后的初始状态下，加至第二掺杂区域6的电势达到最大，并且在通过注入二极管注入的电荷的收集过程中逐渐减小。

因此，构成隐埋收集二极管的第二类型的第二掺杂区域6配置为(经由其位置、尺寸和掺杂剂浓度)在至电荷恢复结构的电荷转移完成时完全耗尽。应当注意到，隐埋收集二极管的第二掺杂区域6的完全耗尽方面能够抑制KTC噪声。

读出电路结构还包括电荷恢复结构，其配置为用于恢复积累在所述收集二极管中的电荷。

类似于图3所示的示例，该恢复结构可以包括浮动扩散节点7，所述浮动扩散节点7通过衬底1中的N型掺杂区域形成并且连接至输出器件8，所述N型掺杂区域比与衬底1形成隐埋收集二极管的N型第二掺杂区域6具有更大的掺杂剂的浓度。

电荷恢复结构还包括MOS类型的转移晶体管，其中，转移栅极9位于所述隐埋收集二极管和所述浮动扩散节点7之间。栅极9在衬底1上方并且与衬底1电绝缘，并且可以受到转移信号TX控制，以用于将积累在隐埋二极管的第二掺杂区域6中的电荷转移至电荷恢复结构，在此即浮动扩散节点7。

由此，如图5所示，电荷恢复结构还可以包括通过第二类型(即N型)的掺杂区域15形成的存储器，所述掺杂区域15在衬底1中形成在隐埋收集二极管和连接至输出器件8的浮动扩散节点7之间。该掺杂区域15与第二掺杂区域6一样是隐埋的，并且为此目的，第一类型(即P型)的掺杂表面区域将所述掺杂区域15与衬底1的表面绝缘。由信号T₁控制的晶体管栅极16可以控制从隐埋收集二极管到存储器的电荷的转移，而转移晶体管的栅极9用于控制从存储器到浮动扩散节点7的电荷的转移。应当注意到，存储器比第二掺杂区域6具有更大的N型掺杂剂浓度，但是小于浮动扩散节点7的掺杂剂浓度，以便具有用于允许电荷的转移的特定电势梯度。数个存储器可以类似地设置在隐埋收集二极管和连接至输出器件8的浮动扩散节点7之间。

输出器件8(来源于在电荷恢复结构的电压的读出的输出信号可以通过输出器件8传输)可以包括放大器26和连接至放大器26的选择开关27，可以选择性地控制所述选择开关27以便将放大器26的输出连接至多路复用总线28。

读出电路结构还包括，用于在电荷转移之前初始化电荷恢复结构的装置，通过将所述电荷恢复结构的电势减小至大于第二掺杂区域6完全耗尽时的电势(称作“夹断电压”)的初始电势，从而当转移晶体管的栅极9允许积累在隐埋二极管的第二掺杂区域6中的电荷的转移。

如同图3所示的示例，用于初始化电荷恢复结构的装置可以包括初始化晶体管，其中栅极10位于浮动扩散节点7和参考电势VDD源之间。栅极10与衬底电绝缘，并且可以被控制为用于使所述浮动扩散节点7的电势变为所述初始电势。

该结构可以包括形成在衬底1中的第一类型的掺杂区域12(P阱)，所述掺杂区域12包围用于初始化电荷恢复结构的装置的第二类型的掺杂区域11。该第二类型的掺杂区域11连接至参考电势VDD源，并且第一类型的所述区域12延伸至属于电荷恢复结构的第二类型的掺杂区域7，一般为浮动扩散节点7。

图4示出了如同在图3中那样，在第一类型为P型且第二类型为N型的情况下的读出电路结构的工作。在时刻t₀(其对应于之前的积分周期的终点)，电荷恢复结构(即浮动扩散节点7)借助于施加至初始化晶体管10的栅极的在高态的初始化信号RST而被初始化。初始化晶体管变为导通的，并且浮动扩散节点7于是连接至参考电势VDD源，从而将浮动扩散节点改变为初始电势。该初始电势具有足够的电平，从而在电沟道将收集二极管连接至电荷恢复结构时，能够使通过隐埋收集二极管6收集的电荷进行全部转移。

之后，在时刻t₁，施加至初始化晶体管10的栅极的初始化信号RST减小至低电平，从而初始化晶体管再次截止。

在时刻t₂，施加至转移晶体管9的栅极的转移信号TX改变至高电平，从而通过在转移晶体管9的栅极下方的衬底建立电沟道，使积累在隐埋二极管的第二掺杂区域6中的电荷能够转移至由浮动扩散节点7形成的电荷恢复结构。

在收集二极管的第二掺杂区域6中收集的电荷然后被完全转移至浮动扩散节点7，从而第二掺杂区域6在该转移结束时耗尽。如上所述，隐埋二极管的PN结的耗尽区完全覆盖第二掺杂区域6。在第二掺杂区域6的电势于是对应于所谓的“夹断电压”电势，其取决于掺杂剂的配置。

在时刻t₃，施加至转移晶体管9的栅极的转移信号TX改变至低电平，从而使转移晶体管截止。然后可以开始新的周期，新的周期的时刻t₀’、t₁’、t₂’和t₃’分别对应于时刻t₀、t₁、t₂和t₃。

经由输出器件8的信号的第一读出形成在时刻t₁和t₂之间，而第二读出在t₃之后进行。第一读出给出关于重置电平(即在电荷恢复结构的初始化之后通过电荷恢复结构得到的初始电势电平)的信息。积分时间，即用于通过隐埋收集二极管6收集注入的电荷的时间，对应于时刻t₃和t₃’之间的间隔。在第一读出和第二读出之间的电压差给出所要的图像信号。

应当注意到，在时刻t₀和t₁之间的间隔以及在时刻t₂至t₃之间的间隔非常短，为大约数纳秒至最多数微妙，而积分时间大约为数毫秒。因此，由于第一读出和第二读出分别在电荷转移之前和之后进行，而不像在前文所讨论的现有技术的配置中那样由积分时间相隔，所以确定电荷转移操作允许相关双采样能够在时间上彼此接近。因此与这些配置相比，减小了1/f噪声的影响。

图6显示了类似于图3中的读出电路结构的读出电路结构，然而其中存在通过形成在衬底1中的第一类型的掺杂区域形成的约束区13，所述约束区13在衬底1的深度中延伸至至少面对注入二极管的第一掺杂区域4。如所示出的，约束区13可以进一步向着衬底1的表面延伸至注入二极管的外围。

该约束区13能将通过注入二极管注入的电荷约束在衬底1的区域内，在该区域内，这些电荷可以受到隐埋二极管的吸引。在图4所示出的情形中，该约束区13对应于深P阱，而该深P阱在注入二极管和隐埋二极管之间留下衬底1的自由区域。

图7显示了另一配置，其中，电荷恢复组件5包括多个第二类型的第二掺杂区域6，所述多个第二掺杂区域6隐埋在衬底1中，并各自与所述衬底形成隐埋二极管，所述电荷恢复组件能够在衬底中捕获通过共用注入二极管注入的电荷的至少一部分，并且能够在电荷积分周期期间积累这些电荷。衬底1中的这些隐埋二极管6以相对于所述注入二极管的不同方向分布在注入二极管4周围。

因而，由此使得通过注入二极管4注入的电荷可以在这些隐埋二极管6所设置在的方向上得到收集，从而损失更少，并且注入电荷的收集由此得到改善。

为了进一步改善在衬底1中电荷的注入和收集，注入二极管4可以形成有多个彼此电连接的第二类型的第一掺杂区域。优选地，这些第一掺杂区域定位为邻近于至少一个隐埋收集二极管6，即在小于在使用的额定温度下(在例如20℃)的在衬底1中的电子的扩散长度的距离，优选为小于150μm，或甚至100μm。

如在图7所看到的，电荷恢复组件于是包括多个电荷恢复结构(例如浮动扩散节点7)，多个电荷恢复结构各自与隐埋二极管6相关联，并且一起连接至用于输送输出信号的同一总线8。对于在电荷恢复结构和隐埋二极管6之间的每个关联，转移晶体管使得能够控制从隐埋二极管到电荷恢复结构的电荷的转移。转移晶体管的栅极10受到相同的转移信号TX的控制。

图8显示了读出电路结构的另一种可能性，其再次假定图7的结构，其中第一类型为N型而第二类型于是为P型。应当注意到，可以对参考图3、图5和图6所讨论的配置进行相同的修改。因此，衬底1在此为N型的，与衬底形成注入二极管的第一掺杂区域4为P型的，与衬底形成隐埋二极管的第二掺杂区域6为P型的，恢复结构具有形成浮动扩散节点7的P型掺杂区域，而约束区13为N型的。

在这种情况下，通过衬底1的外部的光电二极管2注入的电荷载流子是空穴，其随后由隐埋二极管收集，并随后通过恢复结构恢复。

在该图7中，指示了额外的特征，例如，第二输出器件19连接在外部电荷源2和注入二极管4之间的用于电荷的注入的支路上。该第二输出器件19包括放大器26a，所述放大器26a通过选择开关27a而连接至多路复用总线28a，该多路复用总线28a可以不同于输出器件8连接至的多路复用总线或者与输出器件8连接至的多路复用总线一致。放大器26a的输入阻抗非常大，理想地为无限大，等价于MOS晶体管栅极的输入阻抗。

该第二输出器件19使得能够读出在注入二极管的端子上的电压，并且因此能够经由电压和从外部电荷源2传至注入二极管的电流之间的指数关系，而获得由外部电荷源2产生并注入到衬底1中的电流的对数读出。于是能够获得双读出模式：线性的和对数的，由于后者可以同时响应于弱的和强的曝光，因此其改善了读出电路结构的动态范围。

然而，在CMOS工厂中，P型晶片更加主流。为了能够根据其中第一类型为N型而第二类型为P型的配置来制造像素读出电路，可以在N型轻掺杂的阱(“LDN阱”，其代表“轻掺杂N型阱”)中实现该读出电路结构。

图9显示了这种示例，其中轻掺杂N型阱14形成在P型衬底1中，其中形成前述的全部掺杂区域。

本发明并不限于在附图中所描述和示出的实施方案。然而，在不脱离本发明的保护范围的情况下，修改仍然是可能的，尤其是从不同的元件的结构的角度来说或者通过替换技术等价物。