改善沟槽型igbt 栅极击穿能力的制备方法
【专利摘要】本发明公开了一种改善沟槽型IGBT栅极击穿能力的制备方法，包括步骤：1）在N型硅片上淀积二氧化硅作为硬掩膜后，通过光罩定义出深沟槽的图案，刻蚀，将硬掩膜打开；2）将硬掩膜打开的区域进行湿法各向异性刻蚀；3）采用干法刻蚀，形成深沟槽；4）湿法刻蚀去除剩余的硬掩膜；5）在深沟槽内，依次沉积氧化硅和掺杂多晶硅作为栅极，然后通过光刻和刻蚀工艺形成栅极；6）在N型硅片上，形成P型区和N型区后，通过连接形成发射极；7）在硅片背面形成集电极。本发明能避免栅极加电压时电场集中，优化器件的栅极击穿能力，同时维持器件的其它电性能不变。
【专利说明】改善沟槽型IGBT栅极击穿能力的制备方法
【技术领域】
[0001]本发明涉及一种功率半导体器件中改善栅极击穿能力的方法，特别是涉及一种改善沟槽型IGBT (Insulated Gate Bipolar Transistor,绝缘栅双极型晶体管)栅极击穿能力的制备方法。
【背景技术】
[0002]IGBT功率器件是一种发展迅速、应用广泛的新型功率半导体器件。它是在普通双扩撒金属氧化物半导体(DMOS)的基础上，通过在集电极引入P+结构，除了具备DMOS输入阻抗高、开关速度快、工作频率高、易电压控制、热稳定好、驱动电路简单、易于集成等特点夕卜，通过集电极空穴注入的电导调制效应，大大降低了导通电阻，减少了通态功耗。目前功率IGBT已广泛应用于变频家电，风能发电，机车牵引，智能电网等领域。
[0003]目前功率IGBT器件的制备工艺主要分成两大类，一种是利用平面栅极形成的平面IGBT ;另外一种是在深沟槽壁的氧化形成的沟槽IGBT。
[0004]在沟槽IGBT的制备工艺中，通常沟槽顶部是比较尖锐的。为了降低沟槽顶部的电场集中，需要对沟槽尖角进行优化。
【发明内容】
[0005]本发明要解决的技术问题是提供一种改善沟槽型IGBT栅极击穿能力的制备方法。该方法通过改善沟槽IGBT的工艺流程，优化沟槽顶部的尖角，从而降低沟槽顶部的电场集中，改善栅极击穿能力。
[0006]为解决上述技术问题，本发明的改善沟槽型IGBT栅极击穿能力的制备方法，包括步骤:
[0007]I)在作为衬底的N型硅片上，淀积一层二氧化硅作为硬掩膜(Hard mask)后，通过一层光罩定义出深沟槽的图案，干法或湿法刻蚀，将硬掩膜打开；
[0008]2)将硬掩膜打开的区域进行湿法各向异性刻蚀；
[0009]3)采用干法刻蚀，形成一定深度的深沟槽，其深沟槽深度可以根据沟槽型IGBT器件的击穿电压来决定；
[0010]4)采用湿法刻蚀(如湿法BOE工艺)，去除剩余的硬掩膜；
[0011]5)在深沟槽内，依次沉积一层氧化硅和掺杂多晶硅作为栅极，然后通过光刻和干法刻蚀工艺形成栅极；
[0012]6)在N型硅片上，依次利用2次离子注入分别形成P型区和N型区后，通过金属(包括:铝)连接形成发射极；
[0013]7)在整个N型硅片表面淀积一层或多层绝缘介质膜(包括:二氧化硅或氮化硅等)，然后通过光刻和干法刻蚀工艺形成钝化保护层；其中，钝化保护层厚度由沟槽型IGBT器件耐压和漏电水平决定；
[0014]然后，将N型硅片反转，进行硅片背面减薄，在硅片背面P型离子注入和蒸金，在硅片背面形成集电极。
[0015]所述步骤I)中，淀积的方法为以化学气相淀积(CVD)方式淀积。
[0016]所述步骤2)中，刻蚀的深度由刻蚀形成的顶角斜坡长度决定，满足关系式:h=LXsin54.V，其中，h表示刻蚀深度，L表示刻蚀形成的顶角斜坡长度；刻蚀的速度可通过刻蚀液浓度和腐蚀温度控制；其中，刻蚀液包括:碱金属的氢氧化物(如Κ0Η)、氢氧化铵(TMAH)或乙二胺邻苯二酚(EDP)。
[0017]所述步骤5)中，氧化硅的厚度由沟槽型IGBT器件的阈值电压决定；掺杂多晶硅是在多晶硅中掺入N型杂质离子所形成，如一般由临场掺杂工艺参入N型杂质离子形成；其中，N型杂质离子包括:磷；掺杂的浓度和掺杂多晶硅的厚度由沟槽型IGBT器件所需的栅极电阻决定。
[0018]所述步骤6)中，P型区是由注入P型离子形成，P型离子包括:硼；P型离子注入能量为40Kev?120Kev，注入剂量为I X IO15?5 X 1015/CM2 ;N型区是由注入N型离子形成，N型离子包括:磷或砷；N型离子注入能量为40Kev?120Kev，注入剂量为2 X IO15?I X IO16/CM2。
[0019]所述步骤7)中，硅片背面减薄的厚度由沟槽型IGBT器件的耐压决定；硅片背面P型离子注入中，注入的离子包括硼，注入能量为40Kev?800Kev，注入剂量为I X IO14?1X1015/CM2，注入后需要由炉管或者激光设备退火激活；蒸金是由蒸发工艺在硅片背面蒸镀多层金属，包括:铝、钛、镍、银，其厚度组成以总应力最小为最佳。
[0020]本发明针对深沟槽结构的IGBT功率器件的工艺，通过改善沟槽的制造工艺流程，在硬掩膜打开后沟槽刻蚀前，增加一步Si的各向异性刻蚀，从而优化沟槽顶部的尖角，避免栅极加电压时电场集中，优化器件的栅极击穿能力。同时，维持器件的其它电性能不变，如击穿电压和饱和压降等。
【专利附图】
【附图说明】
[0021]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0022]图1是本发明中的硬掩膜打开后的示意图；
[0023]图2A是硬掩膜打开的区域进行刻蚀的示意图；
[0024]图2B是湿法各向异性腐蚀后腐蚀形貌和尺寸的示意图；
[0025]图3是干法刻蚀形成的深沟槽示意图；
[0026]图4是去除剩余的硬掩膜后的示意图；
[0027]图5是形成栅极后的示意图；
[0028]图6是形成集电极后的示意图。
[0029]图中附图标记说明如下:
[0030]I为集电极，2为IGBT背面P型区，3为N型硅片，4为氧化硅，5为P型区，6为N型区，7为发射极，8为栅极，9为硬掩膜。
【具体实施方式】
[0031]本发明的改善沟槽型IGBT栅极击穿能力的制备方法，包括步骤:
[0032]I)准备一片带有足够厚度的N型硅片3作为衬底，其衬底层厚度由沟槽型IGBT器件设计的耐压值所决定，如对于1700V非穿通型沟槽IGBT，其厚度通常在200 μ m?350 μ m之间；
[0033]然后，在N型硅片3衬底上，以CVD方式淀积一层二氧化硅(二氧化硅最小厚度需要满足:在沟槽刻蚀整个过程中，二氧化硅都没有消耗到厚度为零，一般在7000?12000埃之间)作为硬掩膜9后，通过一层光罩定义出深沟槽的图案，采用干法或湿法刻蚀，将硬掩膜9打开(如图1所示)。
[0034]2)采用各向异性的硅刻蚀工艺(湿法刻蚀)进行刻蚀，将硬掩膜打开的区域进行刻蚀(如图2A所示)，刻蚀的深度由刻蚀形成的顶角斜坡长度决定，满足关系式:h=LXsin54.7°，其中，h表示刻蚀深度，L表示刻蚀形成的顶角斜坡长度，如图2B所示。
[0035]其中，刻蚀液可采用:Κ0Η、氢氧化铵(TMAH)或乙二胺邻苯二酚(EDP)。由于N型硅片3{111}晶面和N型硅片3的{100}晶面腐蚀速率的差异，如对于EDP，{111}晶面和{100}晶面的腐蚀速率比为35:1，可以在N型硅片3上形成54.7°的斜坡。
[0036]另外，刻蚀的速度可以通过刻蚀液浓度和腐蚀温度控制，如对于KOH溶液，质量浓度控制在40%?50%，腐蚀温度控制在70°C?90°C，刻蚀速率在0.5 μ m/min?3 μ m/min之间变化；对于TMAH，典型腐蚀液质量浓度为20%?25%，典型腐蚀温度为90°C，典型刻蚀速率为:0.5 μ m/min ?1.5 μ m/min ;对于 EDP,典型组成为 750ml 乙二胺(ethylenediamine):120g邻苯二酹(Pyrocatechol):1OOml水，乙二胺邻苯二酹的典型腐蚀温度为115°C,典型刻蚀速率为0.75 μ m/min。
[0037]3)采用干法刻蚀，形成一定深度的深沟槽(如图3所示)，其深沟槽深度可以根据器件的击穿电压来决定，如对于1700V非穿通型沟槽IGBT，其沟槽深度通常在4μπι?8μπι之间。
[0038]4)采用湿法BOE工艺刻蚀，去除剩余的硬掩膜9 (如图4所示)；
[0039]5)在深沟槽内，依次沉积一层氧化娃4和掺杂多晶娃作为栅极,然后通过光刻和干法刻蚀工艺形成栅极8 (如图5所示)；
[0040]其中，氧化硅4的厚度由沟槽型IGBT器件的的阈值电压决定；掺杂多晶硅一般由临场掺杂工艺参入N型杂质离子(如磷)形成，掺杂的浓度和掺杂多晶硅厚度一般由沟槽型IGBT器件所需的栅极电阻决定；
[0041]6)在N型硅片3衬底上，依次利用2次离子注入分别形成P型区5和N型区6后，通过金属连接(如铝)形成发射极7 ；
[0042]其中，P型区5和N型区6中，P型区5 —般注入P型离子形成，如硼，注入能量一般在40Kev?120Kev,注入剂量一般在I X IO15?5 X 1015/CM2 ；
[0043]N型区6 —般注入N型离子形成，如磷或者砷,注入能量一般在40Kev?120Kev，注入剂量一般在2 X IO15?1X1016/CM2。
[0044]7)在整个硅片表面淀积一层或多层绝缘介质膜(如二氧化硅，氮化硅等)，然后通过光刻和干法刻蚀工艺形成钝化保护层，该钝化保护层的厚度由器件耐压和漏电水平决定，钝化层完成后，将硅片反转，进行硅片背面减薄，硅片背面P型离子注入和蒸金，在硅片背面形成集电极I (如图6所示)。
[0045]其中，硅片背面减薄的厚度由沟槽型IGBT器件的耐压决定，背面P型离子注入是一般注入P型离子形成，如硼，注入能量一般在40Kev?800Kev，注入剂量一般在I X IO14?1X 1015/cm2,注入后需要由炉管或者激光设备退火激活，炉管退火温度一般在4oo° c到450° C之间，时间一般在I小时左右，激光退火的能量由注入的浓度和深度决定。蒸金是由蒸发工艺在背面蒸镀多层金属(如铝/钛/镍/银)，其厚度组成以总应力最小为最佳。
[0046]按照上述步骤制备得到的深沟槽结构的IGBT功率器件，能避免栅极加电压时电场集中，优化了器件的栅极击穿能力。同时，维持器件的其它电性能不变，如击穿电压和饱和压降等。
【权利要求】
1.一种改善沟槽型IGBT栅极击穿能力的制备方法，其特征在于，包括步骤: 1)在作为衬底的N型硅片上，淀积一层二氧化硅作为硬掩膜后，通过一层光罩定义出深沟槽的图案，刻蚀，将硬掩膜打开； 2)将硬掩膜打开的区域进行湿法各向异性刻蚀； 3)采用干法刻蚀，形成深沟槽； 4)采用湿法刻蚀，去除剩余的硬掩膜； 5)在深沟槽内，依次沉积一层氧化娃和掺杂多晶娃作为栅极，然后通过光刻和干法刻蚀工艺形成栅极； 6)在N型硅片上，依次利用2次离子注入分别形成P型区和N型区后，通过金属连接形成发射极； 7)在整个N型硅片表面淀积一层或多层绝缘介质膜，然后通过光刻和干法刻蚀工艺形成钝化保护层； 然后，将N型硅片反转，进行硅片背面减薄，硅片背面P型离子注入和蒸金，在硅片背面形成集电极。
2.如权利要求1所述的方法，其特征在于:所述步骤I)中，N型硅片的厚度由沟槽型IGBT器件设计的耐压值所决定； 淀积的方法为以化学气·相淀积方式淀积； 二氧化硅的最小厚度需要满足:在沟槽刻蚀整个过程中，二氧化硅都未消耗到厚度为零。
3.如权利要求1所述的方法，其特征在于:所述步骤I)中，刻蚀方法为干法或湿法刻蚀； 二氧化硅的厚度为7000~12000埃。
4.如权利要求1所述的方法，其特征在于:所述步骤2)中，刻蚀的深度由刻蚀形成的顶角斜坡长度决定，满足关系式:h=LXsin54.7°，其中，h表示刻蚀深度，L表示刻蚀形成的顶角斜坡长度； 刻蚀的速度通过刻蚀液浓度和腐蚀温度控制；其中，刻蚀液包括:碱金属的氢氧化物、氢氧化铵或乙二胺邻苯二酚。
5.如权利要求4所述的方法，其特征在于:所述碱金属的氢氧化物为KOH溶液，质量浓度为40%~50%，腐蚀温度为70°C~90°C，刻蚀速率在0.5 μ m/min~3 μ m/min之间； 刻蚀液为氢氧化铵时，质量浓度为20%~25%，腐蚀温度为90°C，刻蚀速率为0.5 μ m/min ~L 5 μ m/min ； 刻蚀液为乙二胺邻苯二酚时，乙二胺邻苯二酚的组成为750ml乙二胺:120g邻苯二酚:100ml水；乙二胺邻苯二酚的腐蚀温度为:115°C，刻蚀速率为0.75 μ m/min。
6.如权利要求1所述的方法，其特征在于:所述步骤3)中，深沟槽的深度根据沟槽型IGBT器件的击穿电压来决定。
7.如权利要求1所述的方法，其特征在于:所述步骤4)中，采用湿法BOE工艺进行刻蚀。
8.如权利要求1所述的方法，其特征在于:所述步骤5)中，氧化硅的厚度由沟槽型IGBT器件的阈值电压决定；掺杂多晶硅是在多晶硅中掺入N型杂质离子所形成；其中，N型杂质离子包括:磷；掺杂的浓度和掺杂多晶硅的厚度由沟槽型IGBT器件所需的栅极电阻决定。
9.如权利要求1所述的方法，其特征在于:所述步骤6)中，P型区是由注入P型离子形成，P型离子包括:硼；P型离子注入能量为40Kev~120Kev，注入剂量为1X1015~5X1015/CM2 ； N型区是由注入N型离子形成，N型离子包括:磷或砷；N型离子注入能量为40Kev~120Kev,注入剂量为 2 X IO15 ~I X 1016/CM2 ； 步骤6)中的金属包括-M。
10.如权利要求1所述的方法，其特征在于:所述步骤7)中，绝缘介质膜包括:二氧化硅或氮化硅； 钝化保护层的厚度由沟槽型IGBT器件耐压和漏电水平决定； 硅片背面减薄的厚度由沟槽型IGBT器件的耐压决定； 硅片背面P型注入中，注入的离子包括硼，注入能量为40Kev~SOOKev，注入剂量为IX IO14~IX 1015/CM2，注入后需要由炉管或者激光设备退火激活； 蒸金是由蒸发工艺在硅片背面蒸镀多层金属，包括:铝、钛、镍、银，其厚度组成以总应力最小为最佳。
【文档编号】H01L21/308GK103578967SQ201210249970
【公开日】2014年2月12日 申请日期:2012年7月19日 优先权日:2012年7月19日
【发明者】迟延庆 申请人:上海华虹Nec电子有限公司