分立半导体晶体管的制作方法
【专利说明】分立半导体晶体管
【背景技术】
[0001] 半导体器件，特别是场效应控制开关器件(例如结场效应晶体管（JFET)、金属氧化 物半导体场效应晶体管（M0SFET)和绝缘栅双极晶体管（IGBT))通常用于各种应用，其包括 但不限于在电源和功率转换器、电动汽车、空调器、电机驱动器中的逆变器中的开关。
[0002] 当切断晶体管时，开关损耗和过电压通常出现在第一和第二负载端子(例如FET 的漏极和源极或IGBT的集电极和发射极)之间。因为晶体管的一个特性是在第一和第二负 载端子之间的规定击穿电压Vbr，所以晶体管设计的目标是避免在断开操作期间在规定的 操作温度范围上由过电压所引起的电击穿。
[0003] 因此，存在对在不使开关损耗恶化的情况下改进在规定击穿电压Vbr和在断开操 作期间在规定操作温度范围上出现的过电压之间的电压裕度的需要。
【发明内容】
[0004] 实施例指的是分立半导体晶体管。分立半导体晶体管包括电耦合在分立半导体晶 体管的栅极端子和栅电极之间的栅极电阻器。在-40°c的温度下的栅极电阻器的电阻R大 于在150°C的温度下。
[0005] 本领域中的技术人员在阅读下面的详细描述时并在观看附图时将认识到附加的 特征和优点。
【附图说明】
[0006] 附图被包括以提供对本公开的进一步理解并被并入本说明书中且构成本说明书 的一部分。附图图示本公开的实施例并与描述一起用于解释本公开的原理。其它实施例和 意图的优点将容易被认识到，因为它们通过参考下面的详细描述变得更好理解。
[0007] 图1是包括具有负温度系数的栅极电阻器的分立半导体晶体管的实施例的示意 图。
[0008] 图2A和2B是示意性图示根据实施例的集电极电流Ic和集电极-发射极过电压 VCE对比在IGBT断开期间的时间的曲线图。
[0009] 图2C是图示根据实施例的在晶体管断开期间的最大过电压Vmax对比温度T的曲 线图。
[0010] 图3是图示在电击穿电压Vbr和过电压Vmax之间的电压裕度Δν对比温度τ的 曲线图。
[0011] 图4是图示根据实施例的一系列栅极电阻器的温度系数范围 对比温度Τ的曲线图。
[0012] 图5是图示在半导体本体上方的布线区域中的栅极电阻器的示意性横截面视图。
[0013] 图6是图示包括毗连电触头的隧道电介质的栅极电阻器的示意性横截面视图。
[0014] 图7是电耦合到晶体管单元的不同组的栅电极的栅极子电阻器的并联连接的示 意图。
[0015] 图8图示包括由熔丝确定的栅极子电阻器的互连的栅极电阻器的一个实施例。【具体实施方式】
[0016] 在下面的详细描述中，参考形成其一部分的附图，且其中作为例证示出其中本公 开可被实践的特定实施例。应理解，其它实施例可被利用且可做出结构或逻辑改变而不偏 离本发明的范围。例如，对一个实施例图示或描述的特征可在其它实施例上或接合其它实 施例使用以产出另外的实施例。意图是本公开包括这样的修改和变化。使用不应被解释为 限制所附权利要求的范围的特定语言描述了示例。附图并不按比例且仅为了例证性目的。 为了清楚起见，相同的元件在不同的附图中由对应的参考符号指明，如果不是另有声明。
[0017] 实施例的描述不是限制性的。特别是，在下文中描述的实施例的元件可与不同实 施例的元件组合。
[0018] 在下面的描述中使用的术语"晶片"、"衬底"、"半导体本体"或"半导体衬底"可包 括具有半导体表面的任何基于半导体的结构。晶片和结构应被理解为包括硅、绝缘体上硅 (S0I)、蓝宝石上硅（S0S)、掺杂和非掺杂半导体、由基本半导体基础支撑的硅的外延层和其 它半导体结构。半导体不需要是基于硅的。半导体也可以是硅锗（SiGe)、锗（Ge)或砷化镓 (GaAs)。根据其它实施例，碳化娃（SiC)或氮化镓（GaN)可形成半导体衬底材料。
[0019] 术语"具有"、"包含"、"包括"、"含有"等是开放的，且术语指示所陈述的结构、元件 或特征的存在，但不排除附加的元件或特征的存在。冠词"一"、"一个"和"该"意图包括复 数以及单数，除非上下文清楚地另有指示。
[0020] 术语"电连接"描述在电连接的元件之间的永久低欧姆连接，例如在所关注的元件 之间的直接接触或经由金属和/或高掺杂半导体的低欧姆连接。术语"电耦合"包括：适合 于信号传输的一个或多个中间元件可存在于电耦合的元件(例如临时提供在第一状态中的 低欧姆连接和在第二状态中的高欧姆电解耦的元件）之间。
[0021] 如在本说明书中使用的术语"水平"意图描述基本上平行于半导体衬底或本体的 第一或主表面的取向。这可例如是晶片或管芯的表面。
[0022] 如在本说明书中使用的术语"垂直"意图描述基本上布置成垂直于第一表面，即平 行于半导体衬底或本体的第一表面的法线方向的取向。
[0023] 在这个说明书中，半导体衬底或半导体本体的第二表面被考虑为由下或背侧表面 形成，而第一表面被考虑为由半导体衬底的上、前或主表面形成。如在本说明书中使用的术 语"在…上方"和"在…下方"因此描述结构特征与另一结构特征的相对位置。
[0024] 在这个说明书中，η掺杂被称为第一导电类型，而p掺杂被称为第二导电类型。可 替换地，半导体器件可被形成有相对的掺杂关系，使得第一导电类型可以是Ρ掺杂的，而第 二导电类型可以是η掺杂的。此外，一些附图通过指示紧靠掺杂类型的" + "或而图示 相对掺杂浓度。例如，"η_"意指比"η"掺杂区的掺杂浓度小的掺杂浓度，而"η+"掺杂区具 有比"η"掺杂区大的掺杂浓度。然而，指示相对掺杂浓度并不意味着相同的相对掺杂浓度 的掺杂区必须具有相同的绝对掺杂浓度，除非另有声明。例如，两个不同的η+掺杂区可具 有不同的绝对掺杂浓度。同样适用于例如η+掺杂和ρ+掺杂区。
[0025] 在本说明书中描述的特定实施例在不限于其的情况下关于半导体器件，特别是场 效应半导体晶体管。在这个说明书内，术语"半导体器件"和"半导体部件"同义地被使用。 半导体器件通常包括场效应结构。场效应结构可以是具有在第一导电类型的漂移区和第二 导电类型的本体区之间形成本体二极管的pn结的MOSFET或IGBT结构。半导体器件通常 是具有两个负载金属化的垂直半导体器件，所述两个负载金属化例如是MOSFET的源极金 属化和漏极金属化，其彼此相对地布置且与相应的接触区处于低电阻接触。场效应结构也 可由JFET结构形成。
[0026] 作为示例，半导体器件是具有有源区域的功率半导体器件，有源区域具有例如用 于携带和/或控制在两个负载金属化之间的负载电流的多个IGBT单元或MOSFET单元。此 外，功率半导体器件通常具有外围区域，其具有当从上方看时至少部分地围绕有源区域的 至少一个边缘终止结构。
[0027] 如在本说明书中使用的术语"功率半导体器件"意在描述具有高电压和/或高电 流开关能力的在单个芯片上的半导体器件。换句话说，功率半导体器件针对通常在10安培 到几kA范围内的高电流而被计划。在这个说明书中，术语"功率半导体器件"和"功率半导 体部件"同义地被使用。
[0028] 如在本说明书中使用的术语"场效应"意在描述第一导电类型的导电"沟道"的电 场居间形成和/或在第一导电类型的两个区之间的沟道的导电性和/或形状的控制。导 电沟道可在布置在第一导电类型的两个区之间的第二导电类型的半导体区(通常第二导电 类型的本体区）中被形成和