专利名称：采用ⅲ族-n源极/漏极区的拉伸应变nmos晶体管的制作方法
技术领域：
本发明涉及沟道区上具有应变和压縮的晶体管领域。 技术领域已经发现，当把单轴压縮应变从例如嵌入式硅锗(SiGe)源极/漏极区 直接施加到晶体管的沟道时，PMOS晶体管的性能得到改善。类似地，众所 周知，当将单轴拉伸应变施加到NMOS晶体管的沟道上时，NMOS晶体管的性 能得到提高。在一些情况下，这种拉伸应变是从氮化硅盖层获得的，如将 要参考图1所讨论的。此外，参见2005年6月30日提交的美国申请 No. 11/174230 "Sacrificial Capping Layer for Transistor Performance Enhancement"。
图1是衬底的截面正视图，其示出了现有技术中制造的P沟道和n沟 道场效应晶体管(FET);图2是衬底的截面正视图，其示出了将应变施加到n沟道的沟道区上 的一个实施例；图3是衬底的截面正视图，其示出了将拉伸应变施加到n沟道的沟道 区上的另一实施例；图4是衬底的截面正视图，其示出了当和p沟道晶体管一起制造时将 拉伸应变施加到n沟道晶体管上的一个实施例；图5是衬底的截面正视图，其示出了当和p沟道晶体管一起制造时将 拉伸应变施加到n沟道晶体管上的另一实施例。
具体实施方式
描述了一种将拉伸应变施加到硅沟道上的n沟道晶体管及制造该晶体管的方法。在以下的说明中，给出了很多具体细节，以便提供对本发明的 透彻理解。对于本领域的技术人员来说显而易见的是，无需这些具体细节 也可以实践本发明。在其他情况下，未详细描述公知的结构和制造工艺， 以免不必要地使本发明模糊不清。
首先参考图1的现有技术，其示出在衬底12上制造有p沟道晶体管10 和n沟道晶体管ll。浅沟槽隔离区14将晶体管分隔开。晶体管10具有通 过(例如)高k氧化物16而与栅极17绝缘的沟道区15。类似地，通过高 k氧化物22将晶体管11的沟道区20与栅极23分隔开。在一个实施例中， 栅极氧化物16和22为二氧化铪(Hf02)或二氧化锆(Zr02)。栅极17和23 可以是金属栅极，如此确定其功函数，即将较高功函数用于增强型晶体管 11，而将较低功函数用于耗尽型晶体管10。在另一个实施例中，将二氧化 硅栅极绝缘体用于由多晶硅制备的栅极。
如上所述，已知使晶体管10的沟道15处于压縮状态提供了性能更好 的晶体管。为此，在区域24和25处蚀刻衬底，并外延生长SiGe。 SiGe和 Si之间的晶格失配导致所得的源极和漏极区处于压縮状态，从而为沟道区 15提供压縮。如图1所示，用诸如硼等的p型掺杂剂对源极和漏极区进行 掺杂。
为了给n沟道晶体管11提供拉伸应变，使用高拉伸性的氮化硅盖层30 通过晶体管11的源极和漏极区来向沟道20施加单轴拉伸应变。如图1所 示，这一高拉伸应变盖层也覆盖P沟道晶体管并使其空穴迁移率稍微降低， 但与通过使增强型晶体管处于拉伸应力状态下而获得的总体的性能提高不 能相比。
随着晶体管密度持续增大且栅极间距持续减小，当然会有接触面积的 减小。这导致晶体管，尤其是n沟道晶体管的寄生串联电阻较大地增加。P 沟道晶体管不会因这种尺寸变化而受到这么大影响，因为嵌入式SiGe源极 /漏极区以及与在这些区域上形成的硅相关的较低势垒高度提供了较低的 串联电阻。
如下所述，在源极和漏极区中使用诸如氮化镓(GaN)和氮化铟(InN)
等包括ni族元素和氮化物的化合物，以在n沟道晶体管的沟道上提供拉伸
应变。ni族-N区域可以是如图2所示的凸起的源极/漏极区，或者是如图3所示的嵌入式源极/漏极区。iii族-n化合物和硅之间较大的晶格失配导致m 族-N膜中的高拉伸应变，这导致了硅沟道中的高拉伸应变，由此提高了电 子迁移率。
禾ij用m族-N化合物的优点是因极化导致的掺杂而引起的高电子迁移率
和高载流子浓度。例如，在U >3000cm2V—v1的InN膜中，实验表明 RshMt=27ohm/Sq。也已经证明低电阻欧姆接触归因于费米能级钉扎所造成的 非常高的表面电子累积。随着晶体管密度的增加，这对于栅极长度和栅极 间距尺寸变化尤其有利。
在如下所述的实施例中，将lnN称为III族-N化合物。如上所述，可以 使用诸如GaN等其他化合物。此外，可以在外延生长于Si上的InGaN或GaN 组分渐变(st印graded)缓冲层上外延生长InN。
图2示出了在单晶衬底60上设置有n沟道晶体管的一个实施例。以普 通外延工艺生长InN区域61并用诸如砷或磷等n型掺杂剂对其进行掺杂。 可以在生长该区域期间或之后通过例如离子注入等进行掺杂。在图2中， 区域61设置衬底上，即，它们不是凹陷的，而是凸起的源极和漏极区。注 意，图2中的区域61和其他附图中的类似区域与氧化物62和栅极63分开 一定距离。该图示出了侧壁间隔体的使用，通常在形成扩展区或尖端、源 极和漏极区之后，且在形成主源极和漏极区之前使用侧壁间隔体。
图3示出了另一实施例，其中在形成源极和漏极区之前，对衬底70进 行选择性蚀刻，以允许接下来生长嵌入式区域71。这种嵌入是指图l中所 示的SiGe区域那样。设置在图3的衬底70中的嵌入式源极和漏极区71同 样与氧化物72和栅极73间隔开。
在图2和图3中，因为硅和InN之间的晶格失配，InN区域承受拉力， 这在n沟道晶体管的沟道区中产生了相应的拉伸。
在所有的附图中，应该理解，利用替换栅极工艺，在生长源极/漏极区 时，可以存在虚设栅极和绝缘体，而不是高k绝缘体。对于该工艺，在生 长源极/漏极区之后用金属栅极替换虚设栅极。
在图4中，示出了一个实施例，用于将iii族-N源极/漏极区集成到具有
带压縮应变沟道的耗尽型晶体管的集成电路中。图示出了被浅沟槽隔离区 81分成两个区域的衬底80。 一个区域包括p沟道晶体管82，而另一个包括n沟道晶体管83。在典型的工艺中，在为晶体管形成栅极和间隔体之后， 进行选择性蚀刻来蚀刻硅衬底，从而为由84表示的所有源极和漏极区提供 凹陷。如上所述，在处理中此时的栅极可以是虚设栅极。然后，当在其他 区域上生长适当的源极/漏极区时，覆盖p沟道和n沟道晶体管区域之一。
例如，参考图4，在形成凹陷84之后，用光致抗蚀剂覆盖n沟道晶体 管区域。然后，生长SiGe 85并用p型掺杂剂掺杂。之后，覆盖p沟道晶 体管，以允许外延生长InN区域86并对其进行掺杂，从而为增强型晶体管 提供凹陷源极和漏极区，如图4所示。
注意，在图4中，栅极被示出为p+或n+。这是用来表示在使用多晶硅 栅极的情况下，栅极是掺杂的，例如在源极和漏极区被掺杂的时候。在使 用金属栅极的情况下，用P+和n+表示适用于增强型或耗尽型晶体管的金属 的目标功函数。
图5示出了另一个实施例，其中将InN源极和漏极区集成到所有的CM0S 晶体管中。与图4的实施例相比，图5的实施例需要更少的掩模步骤。
首先，可以在形成栅极(或虚设栅极)之后覆盖用于n沟道晶体管的 区域。然后，在如区域91所示的为p沟道晶体管提出的源极和漏极区的位 置处蚀刻衬底90。这允许随后在这些区域为凹陷的口+ SiGe源极和漏极区 生长SiGe。如图5所示，这在耗尽型晶体管的硅沟道上施加了压縮应变。
此后，在所有源极和漏极区上有选择地生长InN。亦即，它是在SiGe 和Si上与n沟道晶体管(如针对图5的晶体管92和93所示)的栅极相邻 生长的。这在n沟道晶体管的硅沟道上带来了拉伸应变。SiGe上的InN确 实在某种程度上降低了晶体管92中的空穴迁移率，但不足以抵消SiGe区 域的利处。
凹陷和凸起的源极和漏极区的其他组合也是可能的。例如，InN区域可 以是凹陷的，而SiGe区域不是凹陷的。在另一个实施例中，InN区域可以 是凹陷的，并为P沟道晶体管的凸起的源极和漏极区生长SiGe,同时在n 沟道晶体管的嵌入式InN源极和漏极区上生长SiGe。
这样，已经描述了利用UI族-N化合物形成拉伸应变沟道的n沟道晶体 管。所获得的源极和漏极区可以是凸起的或凹陷的，并与P沟道晶体管的 压縮源极和漏极区一起形成。
权利要求
1、一种制造n沟道晶体管的方法，包括形成与沟道区相邻的III族-N区域；以及利用n型掺杂剂对III族-N区域进行掺杂。
2、 根据权利要求1所述的方法，其中所述ni族-N区域是InN区域。
3、 根据权利要求i所述的方法，其中使所述ni族-N区域凹进硅衬底中。
4、 根据权利要求i所述的方法，其中所述ni族-N区域从硅衬底凸起。
5、 根据权利要求1所述的方法，与所述n沟道晶体管的制造一起形成 P沟道晶体管。
6、 根据权利要求5所述的方法，包括形成与所述p沟道晶体管的沟道 区相邻的SiGe区域。
7、 根据权利要求6所述的方法，包括使所述SiGe区域凹进硅衬底中。
8、 根据权利要求6所述的方法，其中所述SiGe从硅衬底凸起。
9、 根据权利要求2所述的方法，包括在形成于硅衬底上的组分渐变GaN 缓冲区上生长InN区域。
10、 一种制造n沟道晶体管的方法，包括 形成与沟道区相邻的拉伸受压的m族-N材料区域；用n型掺杂剂对所述材料进行掺杂。
11、 根据权利要求10所述的方法，其中所述材料包括InN。
12、 根据权利要求11所述的方法，包括在制造所述n沟道晶体管的同 时制造P沟道晶体管。
13、 根据权利要求12所述的方法，包括形成与所述p沟道晶体管的沟 道区相邻的SiGe区域。
14、 根据权利要求11所述的方法，包括使所述InN材料凹进硅衬底中。
15、 根据权利要求ll所述的方法，其中所述InN材料从硅衬底凸起。
16、 根据权利要求11所述的方法，其中在GaN区域上生长所述InN。
17、 根据权利要求16所述的方法，包括在形成于硅衬底上的包括GaN 和InGaN的组分渐变区域上生长所述InN区域。
18、 一种n沟道晶体管，其具有包括m族-N化合物的源极和漏极区。
19、 根据权利要求18所述的晶体管，其中所述化合物包括InN。
20、 根据权利要求19所述的晶体管，其中所述InN掺杂有砷或磷。
21、 根据权利要求20所述的晶体管，其中所述InN设置在形成于硅上 的GaN区域上。
全文摘要
本发明描述了增强型晶体管，其中在源极和漏极区中使用了Ⅲ族-N化合物，从而将拉伸应变施加到沟道上。源极和漏极区可以是凸起的或嵌入的，并且与p沟道晶体管的凹陷或凸起的压缩区域一起形成。
文档编号H01L29/10GK101317252SQ200680043597
公开日2008年12月3日 申请日期2006年12月15日 优先权日2005年12月29日
发明者B·吉恩, J·K·布拉斯克, J·T·卡瓦列罗斯, M·K·胡代特, S·达塔 申请人:英特尔公司