功率集成器件、包括其的电子器件和包括其的电子系统的制作方法
【专利说明】功率集成器件、包括其的电子器件和包括其的电子系统
[0001]相关申请的交叉引用
[0002]本申请要求2014年6月27日在韩国知识产权局提交的韩国专利申请第10-2014-0080091号的优先权，其全部内容通过弓|用并入本文中。
技术领域
[0003]各种实施例涉及集成电路，并且更具体而言涉及功率集成器件、包括其的电子器件和包括其的电子系统。
【背景技术】
[0004]在智能型功率器件中可使用执行控制器和驱动器二者功能的集成电路。功率器件可包括可在数十伏特范围内的高电压下操作的M0S晶体管。智能型功率器件可具有设计成包括功率集成器件的输出电路，所述功率集成器件诸如在高电压下操作的横向双扩散MOS (LDM0S)晶体管。
【发明内容】
[0005]各种实施例针对功率集成器件、包括其的电子器件以及包括其的电子系统。
[0006]根据一个实施例，一种功率集成器件包括:衬底上的栅电极、在栅电极的两个相对侧设置在衬底中的源极区和漏极区、在栅电极与漏极区之间设置在衬底中以与源极区间隔开的漂移区、以及设置在漂移区的上部区域中以在其之间限定至少一个有源条带的多个绝缘条带。
[0007]根据另一个实施例，一种功率集成器件包括:具有第一导电类型的漂移区和具有第二导电类型的主体区，设置在具有第二导电类型的衬底中；具有第一导电类型的源极区，设置在主体区的上部区域中；栅电极，设置在源极区与漂移区之间的主体区的顶表面上；具有第一导电类型的漏极区，设置在漂移区的上部区域中以与栅电极间隔开；以及多个绝缘条带，设置在漂移区的上部区域中以在其之间限定至少一个有源条带。所述至少一个有源条带被限定为与漏极区平行。
[0008]根据另一个实施例，一种功率集成器件包括:具有第一导电类型的漂移区和具有第二导电类型的主体区，设置在具有第二导电类型的衬底中；具有第二导电类型的顶部区，设置在漂移区的上部区域中；具有第一导电类型的源极区，设置在主体区的上部区域中；栅电极，设置在源极区与漂移区之间的主体区的顶表面上；具有第一导电类型的漏极区，设置在漂移区的上部区域中以与栅电极间隔开；以及多个绝缘条带，设置在顶部区的上部区域中以在其之间限定至少一个有源条带。所述至少一个有源条带被限定为与漏极区平行。
[0009]根据另一个实施例，一种电子器件包括:适于响应于输入信号而产生输出信号的高电压集成电路、以及适于根据高电压集成电路的输出信号来执行开关操作的功率集成器件。所述功率集成器件包括:衬底上的栅电极、在栅电极的两个相对侧设置在衬底中的源极区和漏极区、在栅电极与漏极区之间设置在衬底中以与源极区间隔开的漂移区、以及设置在漂移区的上部区域中以在其之间限定至少一个有源条带的多个绝缘条带。
[0010]根据另一个实施例，一种电子器件包括:适于响应于输入信号而产生输出信号的高电压集成电路，以及适于根据高电压集成电路的输出信号来执行开关操作的功率集成器件。所述功率集成器件包括:具有第一导电类型的漂移区以及具有第二导电类型的主体区，设置在具有第二导电类型的衬底中；具有第一导电类型的源极区，设置在主体区的上部区域中；栅电极，设置在源极区与漂移区之间的主体区的顶表面上；具有第一导电类型的漏极区，设置在漂移区的上部区域中以与栅电极间隔开；以及多个绝缘条带，设置在漂移区的上部区域中以在其之间限定至少一个有源条带。所述至少一个有源条带被限定为与漏极区平行。
[0011]根据另一个实施例，一种电子器件包括:适于响应于输入信号而产生输出信号的高电压集成电路，以及适于根据高电压集成电路的输出信号而执行开关操作的功率集成器件。所述功率集成器件包括:具有第一导电类型的漂移区以及具有第二导电类型的主体区，设置在具有第二导电类型的衬底中；具有第二导电类型的顶部区，设置在漂移区的上部区域中；具有第一导电类型的源极区，设置在主体区的上部区域中；栅电极，设置在源极区与漂移区之间的主体区的顶表面上；具有第一导电类型的漏极区，设置在漂移区的上部区域中以与栅电极间隔开；以及多个绝缘条带，设置在顶部区的上部区域中以在其之间限定至少一个有源条带。所述至少一个有源条带被限定为与漏极区平行。
[0012]根据另一个实施例，一种电子系统包括:移动电台调制解调器以及电源管理集成电路。所述电源管理集成电路适于供应电源电压至移动电台调制解调器，并且适于采用功率集成器件作为开关器件。所述功率集成器件包括:衬底上的栅电极；源极区以及漏极区，在栅电极的两个相对侧设置在衬底中；漂移区，在栅电极与漏极区之间设置在衬底中，以与源极区间隔开；以及多个绝缘条带，设置在漂移区的上部区域中以在其之间限定至少一个有源条带。
[0013]根据另一个实施例，一种电子系统包括:移动电台调制解调器以及电源管理集成电路。所述电源管理集成电路适于供应电源电压至移动电台调制解调器并且适于采用功率集成器件作为开关器件。所述功率集成器件包括:具有第一导电类型的漂移区以及具有第二导电类型的主体区，设置在具有第二导电类型的衬底中；具有第一导电类型的源极区，设置在主体区的上部区域中；栅电极，在源极区与漂移区之间设置在主体区的顶表面上；具有第一导电类型的漏极区，设置在漂移区的上部区域中以与栅电极间隔开；以及多个绝缘条带，设置在漂移区的上部区域中以在其之间限定至少一个有源条带。所述至少一个有源条带被限定为与漏极区平行。
[0014]根据另一个实施例，一种电子系统包括:移动电台调制解调器以及电源管理集成电路。电源管理集成电路适于供应电源电压至移动电台调制解调器，并且适于采用功率集成器件作为开关器件。所述功率集成器件包括:具有第一导电类型的漂移区以及具有第二导电类型的主体区，设置在具有第二导电类型的衬底中；具有第二导电类型的顶部区，设置在漂移区的上部区域中；具有第一导电类型的源极区，设置在主体区的上部区域中；栅电极，在源极区与漂移区之间设置在主体区的顶表面上；具有第一导电类型的漏极区，设置在漂移区的上部区域中以与栅电极间隔开；以及多个绝缘条带，设置在顶部区的上部区域中以在其之间限定至少一个有源条带。所述至少一个有源条带被限定为与漏极区平行。
[0015]根据另一个实施例，一种功率集成器件包括:包括源极区(110)以及漏极区(331)的衬底；栅电极(370)，设置在源极区与漏极区之间；第一绝缘条带(211)，设置在栅电极与漏极区之间；阱(353)，从栅电极之下通过第一绝缘条带(211)之下而延伸至漏极区；以及沟道区(108)，设置在栅电极之下，并且位于源极区与阱之间，其中源极区、漏极区、以及阱中的每个具有第一导电性，并且其中衬底具有不同于第一导电性的第二导电性。
[0016]根据另一个实施例，一种功率集成器件包括:包括源极区(110)以及漏极区(331)的衬底；栅电极(370)，设置在源极区与漏极区之间；顶部区(391)，设置在栅电极与漏极区之间；阱(353)，从栅电极之下通过顶部区(391)之下而延伸至漏极区；以及沟道区(108)，设置在栅电极之下并且位于源极区与阱之间，其中源极区、漏极区和阱中的每个具有第一导电性，并且其中衬底和顶部区(391)中的每个具有不同于第一导电性的第二导电性。
【附图说明】
[0017]参考附图和随后的详细描述，实施例将变得更加清楚，其中:
[0018]图1是示出根据一个实施例的功率集成器件的截面图；
[0019]图2是示出根据一个实施例的功率集成器件的平面图；
[0020]图3是示出根据另一个实施例的功率集成器件的立体图；
[0021]图4是示出包括根据一个实施例的功率集成器件的电子器件的示意图；以及
[0022]图5是示出包括根据一个实施例的功率集成器件的电子系统的框图。
【具体实施方式】
[0023]在以下的实施例中，将会了解到的是当一个元件被称为在另一个元件“上”、“之上”、“以上”、“下”、“之下”或“以下”时，其可以是直接接触另一个元件，或在两者之间可能存在至少一个中间元件。因此，本文所使用的例如“上”、“之上”、“以上”、“下”、“之下”或“以下”等术语只是为了描述特定实施例的目的而已，并不意在限制本公开的范围。
[0024]在附图中，组件的厚度和长度为了说明的便利而被夸大。在以下的说明中，已知的相关功能和构成的详细解释可能被省略，以避免不必要地模糊主题。此外，“连接/耦接”代表一个组件直接耦接至另一个组件，或通过另一个组件来间接耦接。在此说明书中，只要未在句子中明确提及，单数形式可包括多数形式。此外，在说明书中使用的“包括/包含”代表存在或增加一个或多个组件、步骤、操作和元件。
[0025]根据一个实施例，可在漂移区中设置平行于漏极区的限定有源条带的绝缘条带，以改善功率集成器件的导通电阻特性以及击穿电压特性。功率集成器件可包括横向双扩散MOS (LDM0S)晶体管。
[0026]在某些功率器件中，可能需要在同一芯片上与在相对低电压下操作的逻辑M0S晶体管一起形成在相对高电压下操作的LDM0S晶体管。在此情况下，可能需要利用互补MOS(CMOS)工艺来形成LDM0S晶体管以及逻辑M0S晶体管。LDM0S晶体管可被形成为具有低的导通电阻值以及高的击穿电压，以改善其特性。
[0027]某些LDM0S晶体管可被设计和形成为具有高的击穿电压，以在高电压下操作。此夕卜，LDM0S晶体管可被设计和形成为具有低的导通电阻值，以改善其开关特性。然而，导通电阻与击穿电压可具有一种取舍关系。因此，可能难以改善击穿电压而不劣化其它特性、例如导通电阻特性。
[0028]根据一个实施例，可以在栅电极与漏极区之间的漂移区的上部区域中交替地且反复地排列平行于漏极区的限定有源条带的多个绝缘条带，由此改善导通电阻特性以及击穿电压特性。
[0029]根据一个实施例的每个功率集成器件可被实现为具有LDM0S晶体管的结构，或可被实现为包括LDM0S晶体管。根据一个实施例的功率集成器件可修改成使得漂移区具有各种形式或形状。
[0