阻介电层112及RRAM顶部金属电极114。保护侧壁118a、118b邻近RRAM顶部金属电极侧壁124a、124b并可以帮助保护RRAM单元100免于过早电压击穿或烧坏。配置成储氧的覆盖层116可以存在于顶部金属电极114上方并有助于促进可变电阻介电层112内的电阻变化。在一些实施例中还可以存在诸如以S1jl为例的蚀刻停止层120和诸如以SiN层为例的共形保护层122。
[0033]保护侧壁118a、118b充当阻挡件或缓冲件来防止或限制RRAM顶部金属电极侧壁124a、124b的残余物损坏可变电阻介电层112。当采用蚀刻来形成RRAM顶部金属电极114时，保护侧壁118a、118b还充当阻挡件或缓冲件来防止对RRAM顶部金属电极114自身的损坏，并且防止对可变电阻介电层112的相应的损坏易感性。保护侧壁118a、118b可以由与RRAM顶部金属电极114不同的材料制成。例如，在一些实施例中，RRAM顶部金属电极114由包括金属组分的第一材料制成，并且保护侧壁118a、118b由包括金属组分和氧化物或氮化物组分的第二材料制成。
[0034]在一些应用中，RRAM底部金属电极110可以包括由不同材料制成的下底部金属电极层110a和上底部金属电极层110b。在一些实施例中，下底部金属电极层110a可以为厚度约100埃的TaN层，且上底部金属电极层110b可以包括厚度约50埃的TiN层。下底部金属电极层110a可以通过等离子体汽相沉积(PVD)形成，而上底部金属电极层110b可以通过等离子体增强原子层沉积(PEALD)形成。
[0035]在一些实施例中，可变电阻介电层112为氧化铪(Hf02)层，其非常适于形成被认为是RRAM的可操作机制的“细丝”。可变电阻介电层112可以在RRAM底部金属电极110上方连续延伸。如所示，RRAM顶部金属电极114未覆盖RRAM底部金属电极110的全部，从而在某些方面使得RRAM单元100呈现“顶帽”形。
[0036]在一些实施例中，RRAM顶部金属电极114由包括金属组分的第一材料制成，且保护侧壁118a、118b由包括金属组分和氧化物或氮化物组分的第二材料制成。例如，RRAM顶部金属电极114可以包括氮化钛且保护侧壁118a、118b可以包括氮氧化钛。在一些实施例中，RRAM顶部金属电极114可以包括由不同材料制成的下顶部金属电极层114a和上顶部金属电极层114b。在一些实施例中，下顶部金属电极层114a可以包括覆盖Ti层且上顶部金属电极层114b可以包括TiN层、TaN层或位于TiN层上方的TaN层。在一些实施例中，RRAM顶部金属电极114可以具有约600埃的整体厚度或“高度”，且保护侧壁118a、118b可以均具有约50埃至约70埃的宽度ws。
[0037]覆盖层116配置成充当氧的储存器，其可以帮助促进介电数据储存层112内的电阻变化。在一些实施例中，覆盖层116的下表面和RRAM顶部金属电极114的上表面在界面126处接触，界面126可以为平面、凹面或凸面。在一些实施例中，覆盖层116可包括具有相对较低氧浓度的金属或金属氧化物。例如，在一些实施例中，覆盖层116包括SiN层或S1N层，并且可以具有约300埃的厚度。在一些实施例中，保护侧壁118a、118b具有上表面128a、128b，上表面128a、128b与RRAM顶部金属电极114的上表面至少基本对准和/或与界面126至少基本对准。
[0038]在正常操作期间，可变电阻介电层112的电阻在对应于RRAM单元100中所储存的不同离散数据状态的不同预定水平之间改变。根据所施加的电压，可变电阻介电层112将在与第一数据状态(例如，“0”)相关的高电阻状态和与第二数据状态(例如，“1”)相关的低电阻状态之间经历可逆变化。例如，施加至可变电阻介电层112的第一电压将在可变电阻介电层112的两端诱发形成导电细丝(例如，氧空位)，从而减小可变电阻介电层112的电阻以对应第一数据状态(例如，“1”)。另一方面，在可变电阻介电层112两端施加的第二电压将分离这些导电细丝(例如，通过将氧“填充”回到导电细丝中)，从而增加可变电阻介电层112的电阻以对应第二数据状态(例如，“0”)。再次地，在这种操作期间，通常通过限制可以影响器件可靠性的制造人工痕迹/缺陷，保护侧壁118a、118b帮助限制RRAM单元100的过早电压故障或烧坏。
[0039]图2示出了 RRAM单元200的截面图的另一实例。该图不应被理解为进行了任何限定，而是仅作为非限制性实例而提供。与图1的实施例类似，RRAM单元200包括保护侧壁118a、118b。这些保护侧壁118a、118b邻近RRAM顶部金属电极114的外侧壁，并布置成位于覆盖层116的底面之下。保护侧壁118a、118b充当阻挡件或缓冲件来防止或限制顶部电极侧壁的残余物损坏RRAM顶部金属电极和底部金属电极110、114之间的可变电阻介电层112。当采用蚀刻来形成RRAM顶部电极114时，该保护侧壁118a、118b还充当阻挡件或缓冲件来防止对RRAM顶部电极114自身的损坏并防止对可变电阻介电层112的相应的损坏易感性。
[0040]在图2的实例中，RRAM顶部电极侧壁以非垂直角度倾斜以在制造期间帮助确保该层恰当地形成。例如，在所示实施例中，顶部电极侧壁与可变介电层的顶面之间可以存在小于90°且大于60°的锐角Θ。应当理解，半导体衬底102可包括任意类型的半导体材料，这种半导体材料包括块状娃晶圆或SOI晶圆。该衬底可以是二兀化合物衬底(例如，GaAs晶圆)或较高阶化合物衬底等，在衬底上方可以具有或可以不具有额外的绝缘层或导电层；并且并不限于所示层。
[0041]图3示出了根据一些实施例用于形成RRAM单元的方法。应当理解，并非所有所述步骤都是必然需要的，且在其他实施例中可省略这些步骤中的一些步骤。此外，在其他实施例中，可存在本文没有示出的额外的工艺步骤。进一步地，仍在其他实施例中，可以重排所示加工步骤的顺序。所有这些实施例都如预期落在本发明的范围内。
[0042]在302中，使用层间金属工艺以在半导体衬底上方形成金属互连件，诸如彼此堆叠形成的交替金属层和绝缘层。在一些实施例中，半导体衬底为硅衬底。然而，该半导体衬底在更一般的条件下可为块状半导体(例如，硅)晶圆、二元化合物衬底(例如，GaAs晶圆)、三元化合物衬底(例如，AlGaAs)或更高阶化合物晶圆等等。此外，半导体衬底还可以包括非半导体材料，诸如绝缘体上硅(SOI)中的氧化物、局部SOI衬底、多晶硅、非晶硅或有机材料等。在一些实施例中，半导体衬底还可以包括堆叠或以其他方式粘接在一起的多个晶圆或管芯。该半导体衬底可以包括从硅锭上切割下来的晶圆和/或任何其他类型的半导体/非半导体和/或在下方的衬底上形成的沉积或生长(例如，外延)的层。
[0043]在304中，在金属互连件中或上方形成RRAM层的堆叠件。该Μ頂层包括RRAM底部金属电极层、位于RRAM底部金属电极层上方的可变介电层以及位于可变介电层上方的RRAM顶部金属电极层。
[0044]在306中，在RRAM堆叠件上方形成覆盖层。
[0045]在308中，图案化覆盖层和RRAM堆叠件上方的掩模。
[0046]在310中，利用适当位置的掩模来执行蚀刻，从而图案化RRAM顶部金属电极。
[0047]在312中，对图案化的RRAM顶部金属电极应用钝化工艺以形成邻近RRAM顶部金属电极的外侧壁的保护侧壁。
[0048]在314中，在图案化的RRAM顶部金属电极上方和保护侧壁上方形成诸如以Si02S例的共形蚀刻停止层。
[0049]在316中，在共形蚀刻停止层上方形成诸如以SiN层为例的共形保护层。
[0050]现参照图4至图10，可以看到根据一些实施例共同示出RRAM单元制造工艺的一系列截面图。
[0051]在图4中，在半导体衬底402上方形成RRAM底部金属电极层400。在一些实施例中，半导体衬底为块状硅晶圆。然而，半导体衬底还可以为包括处理晶圆、位于处理晶圆上方的掩埋氧化物(BOX)层及位于该BOX层上方的高质量硅材料的绝缘体上硅(SOI)晶圆。在一些实施例中，衬底可以为二元化合物衬底(例如，GaAs晶圆)、三元化合物衬底(例如，AlGaAs)或较高阶化合物晶圆等。此外，半导体衬底还可以包括多种不同材料，包括但不限于:多晶硅、非晶硅或有机材料。在一些实施例中，该半导体衬底还可以包括堆叠或以其他方式粘接在一起的多个晶圆或管芯。该半导体衬底可以包括从硅锭上切割下来的晶圆和/或任何其他类型的半导体/非半导体和/或在下方的衬底上形成的沉积或生长(例如，夕卜延)的层。例如，互连结构403可以通过形成连续绝缘层和导电层并对它们进行图案化以为衬底402中的器件提供电连接而形成。
[0052]在一些实施例中，RRAM底部金属电极层400可以具有约150埃的厚度。在一些实施例中，RRAM底部金属电极层400可以