半导体处理的制作方法
【专利说明】半导体处理
[0001]分案串请的相关信息
[0002]本案是分案申请。该分案的母案是申请日为2010年3月11日、申请号为201080014671.3、发明名称为“半导体处理”的发明专利申请案。
技术领域
[0003]本发明大体来说涉及半导体存储器装置、方法及系统，且更特定来说，涉及用于半导体处理的装置、方法及系统。
【背景技术】
[0004]通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(R0M)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、快闪存储器及电阻可变存储器，以及其它存储器。
[0005]电阻可变存储器的类型包含可编程导体存储器、相变随机存取存储器(PCRAM)及电阻式随机存取存储器(RRAM)，以及其它存储器。PCRAM存储器装置的物理布局可类似于DRAM装置的物理布局，其中DRAM单元的电容器由相变材料(例如，锗锑碲化物(GST))取代。举例来说，RRAM存储器装置的物理布局可包含若干个存储器单元，所述存储器单元包含可变电阻器薄膜(例如，巨磁阻材料)，所述可变电阻器薄膜可连接到存取装置(例如，二极管、场效晶体管(FET)或双极结晶体管(BJT))。
[0006]PCRAM装置的存储器单元材料(例如，GST)可以非晶较高电阻状态或结晶较低电阻状态存在。PCRAM单元的电阻状态可通过向所述单元施加能量源(例如，电流脉冲或光脉冲，以及其它能量源)来变更。举例来说，PCRAM单元的电阻状态可通过用编程电流加热所述单元来变更。此导致将PCRAM单元编程为特定电阻状态，其可对应于数据状态。在二进制系统中，举例来说，非晶较高电阻状态可对应于数据状态1，且结晶较低电阻状态可对应于数据状态0。然而，可颠倒对这些对应数据状态的选择，即，在其它二进制系统中，非晶较高电阻状态可对应于数据状态0，且结晶较低电阻状态可对应于数据状态1。RRAM单元(例如，可变电阻器薄膜)的电阻状态可通过跨越所述膜施加正及/或负电脉冲而增加及/或减小。此可导致将RRAM单元编程为特定电阻状态。
[0007]用于处理(例如，制作)存储器(例如，电阻可变存储器)的方法可包含化学气相沉积(CVD)及原子层沉积(ALD)，以及其它方法。CVD可包含在室中混合若干个反应物以形成材料(例如，电阻可变材料)，其随后跨越若干个半导体结构及/或衬底的经暴露表面沉积。ALD可包含通过在室中重复地沉积单原子层来形成材料薄膜。举例来说，ALD可包含个别地沉积若干个反应物(例如，前驱物)，所述反应物原位反应以跨越若干个半导体结构及/或衬底形成所期望材料(例如，电阻可变材料)膜。
[0008]更具体来说，ALD可包含在室中引入第一反应物，所述第一反应物与若干个结构及/或衬底反应以跨越所述结构及/或衬底形成自限制层。在形成所述层之后，可从所述室排空多余的第一反应物，且随后可在所述室中引入第二反应物。所述第二反应物可与所述层反应以将所述层转换成所述结构及/或衬底上方的所期望材料(例如，电阻可变材料)层。
【发明内容】
【附图说明】
[0009]图1A图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述结构上。
[0010]图1B图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述结构上且开口穿过所述硅层且进入到所述结构中。
[0011]图1C图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述衬底上且电阻可变材料位于穿过所述硅层且进入到所述结构中的开口中。
[0012]图1D图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述衬底上、电阻可变材料位于穿过所述硅层且进入到所述结构中的开口中且帽盖位于所述硅层及所述电阻可变材料上。
[0013]图1E图解说明衬底上的结构的示意性横截面视图，其中硅层位于所述结构上、电阻可变材料位于穿过所述硅层且进入到所述结构中的开口中且帽盖位于所述硅层及所述电阻可变材料上，其中移除所述帽盖的若干个部分。
[0014]图2是图解说明在根据本发明的若干个实施例处理的半导体装置的若干个深度处的若干个元素的原子百分比的测试结果的曲线图。
【具体实施方式】
[0015]本文中描述用于半导体处理的装置、方法及系统。若干个半导体处理方法实施例可包含:在结构上形成硅层；形成穿过所述硅层且进入到所述结构中的开口 ；及在所述开口中选择性地形成电阻可变材料以使得所述电阻可变材料不形成于所述硅层上。
[0016]在本发明的以下详细说明中，参考形成本发明的一部分的随附图式，且在所述图式中以图解说明方式显示可如何实践本发明的若干个实施例。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明的一个或一个以上实施例，且应理解，可利用其它实施例且可在不背离本发明的范围的情况下做出过程、电、或机械改变。
[0017]如将了解，可添加、互换及/或消除本文中各种实施例中所示的元件以便提供本发明的若干个额外实施例。另外，如将了解，图中所提供的元件的比例及相对标尺是打算图解说明本发明的实施例而不应视为具有限制意义。
[0018]如本文中所用，“若干个”某物可指一个或一个以上此类事物。举例来说，若干个存储器装置可指一个或一个以上存储器装置。
[0019]图1A图解说明衬底102上的结构104的示意性横截面视图，其中硅层106位于结构104上。衬底102可为例如基底半导体层的半导体衬底(例如，半导电晶片上的下伏硅材料层)及/或其上形成有若干个结构、层及/或区域的半导体衬底。举例来说，衬底102可为二氧化硅(Si02)。然而，本发明的实施例并不限于此。举例来说，衬底102不必为基于娃的。衬底102也可包含半导电晶片，例如，衬底102可为半导电晶片的一部分。
[0020]在图1A中所图解说明的实施例中，显示结构104形成(例如，沉积)于衬底102上。如所属领域的技术人员将了解，结构104可以若干种方式形成于衬底102上，所述方式包含化学气相沉积（CVD)及原子层沉积（ALD)，以及其它方法。举例来说，结构104可为形成于衬底102上的氮化硅（Si3N4)堆叠。然而，本发明的实施例并不限于此。举例来说，在若干个实施例中，结构104可为半导体衬底（例如，衬底102)的一部分（例如，层或区域）。结构104也可包含若干个层或区域，例如，结构104可包含若干种不同材料。
[0021]如图1A中所示，硅层106形成（例如，沉积）于结构104上。举例来说，硅层106可为薄硅膜。如所属领域的技术人员将了解，硅层106可以若干种方式形成于结构104上，所述方式包含CVD及ALD，以及其它方法。
[0022]在图1A中所图解说明的实施例中，衬底102包含电极108。如所属领域的技术人员将了解，电极108可在结构104形成于衬底102上之前形成于衬底102中。电极108包含邻近于结构104设置的表面110。
[0023]图1B图解说明衬底102上的结构104的示意性横截面视图，其中硅层106位于结构104上且开口（例如，圆柱形容器)112穿过硅层106且进入到结构104中。可通过移除硅层106及结构104的一部分来形成开口 112。移除硅层106及结构104的所述部分（例如，形成开口 112)可包含（举例来说）若干种遮蔽技术，如所属领域的技术人员知晓及理解的技术。
[0024]如图1B中所示，电极108的表面110界定开口 112的底部。此外，结构104的表面114及硅层106的表面116界定开口 112的第一侧壁，且结构104的表面118及硅层106的表面120界定开口 112的第二侧壁。虽然图1B中所示的开口 112的侧壁彼此平行，但本发明的实施例并不限于此。举例来说，开口 112可具有除图1B中所示的形状以外的形状。
[0025]在图1B中所图解说明的实施例中，电极108的界定开口 112的底部的表面与图1A中邻近于结构104设置的表面为同一表面，例如，表面110为界定开口 112的底部的表面且为图1A中邻近于结构104设置的表面。然而，本发明的实施例并不限于此，例如，界