0度)植入η型掺杂剂138以提供沿着部分深沟槽134的侧壁的对沉块植入层140的连续覆盖。可以约45度的扭转角植入η型掺杂剂138以减小植入到部分深沟槽134的底部表面中的η型掺杂剂138的量，如图2D中所描绘。实例性植入过程可包含以10度到30度的倾斜角及以45度的扭转角的旋转相隔90度的四个亚剂量。减小植入到部分深沟槽134的底部表面中的η型掺杂剂138的量可有利地改进后续第二沟槽蚀刻过程的过程裕量。可以I X 115Cnf2到2 X 116Cnf2的总剂量植入η型掺杂剂138以便提供后续形成的自对准沉块的合意地低阻力。η型掺杂剂138可包含磷及/或砷。可在部分深沟槽134的侧壁上形成垫氧化物层(图2D中未展示)。如果η型掺杂剂138包含砷，那么通过使用TEOS的PECVD过程形成的30纳米的二氧化硅垫氧化物层可改进经植入砷在沉块植入层140中的保留。替代地，如果η型掺杂剂138不包含砷，那么可省略在部分深沟槽134的侧壁上的垫氧化物，这是因为垫氧化物不合意地增加衬底102中的应力，从而可能使半导体装置100的性能降级。在当前实例中，在形成部分深沟槽134之后且在形成较深沟槽之前植入η型掺杂剂138有利地限制沉块植入层140仅延伸远到埋入层106而不会更深，此可改进半导体装置100中的击穿电压。
[0024]参考图2Ε，第二沟槽蚀刻过程从衬底102移除较多材料以便将图2D的部分深沟槽134延伸到埋入层106的底部表面下方以形成深沟槽142。深沟槽142可为(举例来说)12微米到35微米深。可通过第二沟槽蚀刻过程腐蚀图2D的剩余沟槽掩模132的实质上全部，如图2Ε中所描绘。
[0025]参考图2F，电介质衬里116形成于深沟槽142的侧及底部上。电介质衬里116可为(举例来说)100纳米到800纳米厚。电介质衬里116可(举例来说)通过在深沟槽142的侧及底部上形成200纳米到300纳米厚的热氧化物层后续接着通过次大气压化学气相沉积(SACVD)过程在热氧化物上形成的300纳米到500纳米厚的二氧化硅层而形成。沟槽填充材料层144形成于深沟槽142中在电介质衬里116上。在当前实例中，沟槽填充材料层144可为形成于深沟槽142中且在硬掩模氧化物层130上方延伸的多晶硅。替代地，沟槽填充材料层144可为二氧化硅或其它电介质材料。
[0026]在电介质衬里116及沟槽填充材料层144的形成期间的热曲线致使图2Ε的沉块植入层140中的经植入η型掺杂剂扩散且变得激活以形成自对准沉块122。在当前实例中，不执行用于经植入η型掺杂剂的单独激活退火。
[0027]随后通过(举例来说)化学机械抛光(CMP)过程而移除硬掩模氧化物层130及沟槽填充材料层144的上覆部分，从而将沟槽填充材料层144留在深沟槽142中以提供图1的沟槽填充材料118。垫氮化物层128提供用于硬掩模氧化物层130的移除的停止层。随后移除垫氮化物层128及垫氧化物层126以提供图1的结构。
[0028]图3Α到图3F是在另一实例性形成过程的连续制作阶段中描绘的含有埋入层及具有到埋入层的自对准沉块的深沟槽结构的另一实例性半导体装置的横截面。参考图3Α，半导体装置300形成于衬底302中，衬底302包括基底半导体层304、半导体材料的埋入层306及延伸到衬底302的顶部表面310的上部半导体层308。基底半导体层304可为类似于参考图1所描述的P型半导体的P型半导体。埋入层306可如图3Α中所描绘为局部的，且为具有至少IX 118Cnf3的平均掺杂密度的η型。替代地，埋入层306可横向地延伸跨越半导体装置300，如图1中所描绘。埋入层306的顶部表面312在衬底302的顶部表面310下方至少2微米，且可在衬底302的顶部表面310下方延伸5微米到10微米。上部半导体层308延伸到衬底302的顶部表面310。埋入层306及上部半导体层308可如参考图1所描述而形成。
[0029]包含5纳米到30纳米的二氧化娃的垫氧化物层326形成于衬底的顶部表面310处。包含100纳米到300纳米的氮化硅的垫氮化物层328形成于垫氧化物层326上。包含500纳米至IJ2微米的二氧化硅的硬掩模氧化物层330形成于垫氮化物层328上方。
[0030]沟槽掩模332形成于硬掩模氧化物层330上方以便暴露用于深沟槽结构的区域。在当前实例中，用于深沟槽结构的区域定位于埋入层306的横向边缘上方。沟槽掩模332可包含通过光刻过程形成的光致抗蚀剂，且可进一步包含硬掩模层及/或抗反射层。
[0031 ]参考图3Β，硬掩模蚀刻过程在由沟槽掩模332暴露的区域中从硬掩模氧化物层330移除材料。随后，停止层蚀刻过程在由沟槽掩模332暴露的区域中移除垫氮化物层328及垫氧化物层326。沟槽蚀刻过程在由沟槽掩模332暴露的区域中从衬底302移除材料以形成延伸到埋入层306的底部表面下方的深沟槽342。深沟槽342可为(举例来说)12微米到35微米深。如图3B中所描绘，可通过沟槽蚀刻过程腐蚀沟槽掩模332的很大一部分且可能全部及硬掩模氧化物层330的可能一部分。在深沟槽342形成之后，移除任何剩余沟槽掩模332。
[0032]参考图3C，垫氧化物层346(举例来说，通过热氧化)形成于深沟槽342的侧壁上。垫氧化物层346可为(举例来说)5纳米到30纳米厚。
[0033]参考图3D，η型掺杂剂338沿着深沟槽342的侧壁经植入穿过垫氧化物层346到衬底302中以形成η型沉块植入层340。11型掺杂剂338可如参考图2D所描述而植入。在当前实例中，以10度以上的倾斜角植入η型掺杂剂338可有利地限制沉块植入层340仅延伸远到埋入层306。在一个沟槽蚀刻操作中形成深沟槽342有利地减小过程复杂性及半导体装置300的制作成本。形成垫氧化物层346可有利地帮助将砷保留在经植入η型掺杂剂338中。
[0034]参考图3Ε，激活退火致使图3D的沉块植入层340中的经植入η型掺杂剂扩散且变得激活以在上部半导体层308中形成邻接深沟槽342并延伸到埋入层306的自对准沉块322。自对准沉块322从深沟槽342横向地延伸达小于2.5微米的厚度324，此可有利地实现半导体装置300的与使用常规沉块的半导体装置相比减小的大小。
[0035]可(举例来说，通过使用氢氟酸的稀释缓冲水溶液的湿法蚀刻)移除图3D的垫氧化物层346。电介质衬里316形成于深沟槽342的侧及底部上。电介质衬里316可通过热氧化而形成且可为(举例来说)50纳米到500纳米厚。替代地，垫氧化物层346可通过进一步热氧化而增加以形成电介质衬里316。
[0036]沟槽填充材料层344形成于深沟槽342中在电介质衬里316上，且上覆硬掩模氧化物层330。在当前实例中，沟槽填充材料层344可为在深沟槽342中由使用TEOS的PECVD过程形成且在硬掩模氧化物层330上方延伸的二氧化硅。替代地，沟槽填充材料层344可为多晶娃。
[0037]参考图3F，移除(举例来说，通过CMP过程)图3Ε的硬掩模氧化物层330及沟槽填充材料层344的上覆部分，从而将图3Ε的沟槽填充材料层344留在深沟槽342中以提供沟槽填充材料318。具有电介质衬里316及沟槽填充材料318的深沟槽342提供半导体装置300的深沟槽结构314。随后移除图3Ε的垫氮化物层328及垫氧化物层326。
[0038]图4是在植入掺杂剂以形成沉块植入层期间描绘的含有埋入层及具有到埋入层的自对准沉块的深沟槽的实例性半导体装置的俯视图。半导体装置400形成于如参考图1所描述的衬底402中。衬底402包含埋入层406;在当前实例中，埋入层406为局部的。在衬底402中形成沟槽448(其可为如参考图2C所描述的部分深沟槽或如参考图3Β所描述的深沟槽)。在当前实例中，埋入层406延伸到环绕埋入层406的沟槽448且邻接沟槽448。以大于10度的倾斜角及约45度的扭转角、用由90度分离的4个亚剂量450来植入掺杂剂438。以约45度的扭转角用亚剂量来植入掺杂剂438有利地减小植入于不希望区域(例如在部分深沟槽的情形中的沟槽448的底部或在深沟槽的情形中的埋入层406下方)中的掺杂剂438的量。
[0039]图5是在植入掺杂剂以形成沉块植入层期间描绘的含有埋入层及具有到埋入层的自对准沉块的深沟槽的另一实例性半导体装置的俯视图。半导体装置500形成于如参考图1所描述的衬底502中。衬底502包含埋入层506;在当前实例中，埋入层506延伸跨越衬底502。在衬底502中形成多个沟槽548(其可为部分深沟槽或深沟槽)以接触埋入层506。在当前实例中，沟槽具有小于2:1的横向长度:宽度比率。以大于10度的倾斜角及约O度的扭转角、用由90度分离的4个亚剂量550来植入掺杂剂538。可在不将掺杂剂538植入于不希望区域(例如在部分深沟槽的情形中的沟槽548的底部或