一种抑制背栅效应的砷化镓基赝配高电子迁移率晶体管材料结构的制作方法
【技术领域】
[0001]本实用新型属于化合物半导体材料技术领域，涉及一种由分子束外延生长的并且抑制背栅效应的砷化镓(GaAs)基赝配高电子迀移率晶体管材料结构。
【背景技术】
[0002]GaAs基高电子迀移率晶体管具有优异的高频、高速、低噪声等特性，在微波集成电路应用方面具有重要的地位，被广泛地应用于移动通信、卫星通信、光纤通信、毫米波军用雷达等领域。随着集成电路技术的不断升级换代，芯片的集成度越来越高，器件密度越来越大，器件之间的距离也越来越小。因此，器件之间的电学隔离就变得十分重要。而当背栅效应存在的时候，集成电路芯片中的器件之间就会产生相互干扰，影响器件特性。所谓的背栅效应就是:对于制备在半绝缘GaAs衬底上的场效应晶体管器件(FET)，当器件邻近的电极施加一个负偏压时，器件的源漏电流会随着负偏压的增加而减小。背栅效应的存在会影响集成电路的集成度，抑制集成电路芯片的性能提高。背栅效应作为一种有害的寄生效应，与GaAs衬底的电学特性以及器件制造工艺都有关系。
[0003]对于分子束外延生长的晶体管材料，一般认为背栅效应来自于衬底与外延层界面存在的P型深能级缺陷，与衬底表面的碳污染有关。在分子束外延生长前，需要把GaAs衬底表面的氧化层用加热的方法脱附掉。这个脱附温度不足以将衬底表面的碳污染除去。因此，在随后的生长中，这些碳污染物会进入到外延生长的缓冲层中，在靠近衬底界面处形成一层弱P型的深能级缺陷层，正是这个弱P型的深能级层引起了背栅效应。背栅效应引起的器件之间的相互干扰可以通过电路设计和器件制造工艺加以抑制。但是，如果能在外延材料生长阶段就消除引起背栅效应的影响，将对器件制造和电路设计提供更大的灵活性和便利。
【发明内容】
[0004]本实用新型的目的是提供一种带低温GaAs (LT-GaAs)缓冲层的赝配高电子迀移率晶体管(pHEMT)材料结构。材料结构由分子束外延方法生长的砷化镓(GaAs)、铝镓砷(AlGaAs)、铟镓砷(InGaAs)、铟镓磷(InGaP)各层组成。这种pHEMT结构可以在很大程度上消除背栅效应的影响，为后续的芯片设计以及器件制造提供便利条件。
[0005]为达到上述目的，本实用新型采用的技术方案为一种抑制背栅效应的砷化镓基赝配高电子迀移率晶体管材料结构，该结构包括半绝缘GaAs衬底(I)、LT-GaAs缓冲层(2)、常温GaAs缓冲层(3)、GaAs/AlGaAs超晶格(SL)缓冲层(4)、下AlGaAs势皇层(5)、下平面掺杂层(6)、下AlGaAs空间隔离层(7)、InGaAs沟道层(8)、上AlGaAs空间隔离层(9)、上平面掺杂层(10)、上AlGaAs势皇层(11)、第二 InGaP阻断层(12) ,GaAs次帽层(13)、第一InGaP阻断层(14)、重掺杂GaAs帽层(15)。
[0006]具体而言，在半绝缘GaAs衬底(I)上依次生长LT-GaAs缓冲层(2)、常温GaAs缓冲层(3)、GaAs/AlGaAs超晶格(SL)缓冲层(4)、下AlGaAs势皇层(5)、下平面掺杂层(6)、下AlGaAs空间隔离层(7)、InGaAs沟道层(8)、上AlGaAs空间隔离层(9)、上平面掺杂层(10)、上AlGaAs势皇层(11)、第二 InGaP阻断层(12)、GaAs次帽层(13)、第一 InGaP阻断层(14)、重掺杂GaAs帽层(15)。
[0007]所述LT-GaAs缓冲层(2)是利用低温外延方法生长在半绝缘GaAs衬底上，其厚度可以为200至500纳米。目的是利用低温生长引入的大量η型深能级缺陷来冻结衬底表面的弱型深能级缺陷，以消除背栅效应。
[0008]所述常温GaAs缓冲层(3)是利用正常温度生长在LT-GaAs上。其目的是将衬底和LT-GaAs与电子沟道隔离开来，以减少缺陷对电子沟道层的影响。
[0009]所述GaAs/AlGaAs超晶格(SL)缓冲层(4)生长在常温GaAs上。其目的是进一步将衬底和LT-GaAs与电子沟道隔离，同时其高势皇阻止电子从沟道向衬底方向扩散。
[0010]常温GaAs缓冲层(3)和超晶格(4)可以组合，也可以单独构成缓冲层，总厚度应是300纳米以上。较厚的缓冲层效果更好，但是生产成本增加。
[0011]所述下AlGaAs势皇层(5)生长在GaAs/AlGaAs超晶格缓冲层上，其作用是阻止电子向衬底方向扩散。
[0012]所述下平面掺杂层(6)是生长在下AlGaAs皇层上，其为硅掺杂，是为电子沟道提供二维电子气。
[0013]所述下AlGaAs空间隔离层(7)是生长在下平面掺杂层上，其作用是将下掺杂面的施主杂质与沟道二维电子气隔离开，减少电离杂质散射，提高电子迀移率。
[0014]所述InGaAs沟道层(8)是生长在下AlGaAs空间隔离层上，其作用是为二维电子气提供运行沟道。
[0015]所述上AlGaAs空间隔离层(9)生长在InGaAs沟道层上，其作用是将上掺杂面的施主杂质与沟道二维电子气隔离开，减少电离杂质散射，提高电子迀移率。
[0016]所述上平面掺杂层(10)生长在上AlGaAs空间隔离层上，其为硅掺杂，是为电子沟道提供二维电子气。上下平面掺杂的掺杂面密度比例可以是2:1至5:1。
[0017]所述上AlGaAs势皇层(11)是生长在上平面掺杂层上，其掺杂浓度可以是O至5.0E17cm_3。其作用是与栅金属形成肖特基势皇接触，通过栅压调制沟道层二维电子气。
[0018]所述第二 InGaP阻断层(12)生长在上AlGaAs势皇层上，其作用是在栅槽腐蚀时作为腐蚀阻断层。其硅掺杂浓度可以是O至5.0E17cm_3。
[0019]所述GaAs次帽层(13)生长在第二 InGaP阻断层上，其作用是覆盖宽槽区的上AlGaAs势皇层上，避免其氧化，并且通过调整掺杂和厚度的组合来调控宽槽区电子耗尽情况以提高击穿电压。
[0020]所述第一铟镓磷阻断层(14)生长在GaAs次帽层上，其作用是在双凹槽工艺中的宽槽腐蚀时作为腐蚀阻断层。其硅掺杂浓度可以是O至5.0E17cm_3。
[0021]所述重掺杂砷化镓帽层(15)生长在第一 InGaP阻断层上，其作用是为器件源漏电极提供良好的欧姆接触。其硅掺杂浓度可以是1.0E18cnT3至7.0E18cnT3。
[0022]本实用新型采用低温生长的方法在材料生长层面就消除了背栅效应，节省后期器件工艺步骤，为芯片设计和器件制造提供便利。
[0023]LT-GaAs的生长厚度可以减低到200-300纳米。与传统约I微米厚的LT-GaAs层相比，极大地降低了生长机时和源材料消耗，节约了生产成本。
[0024]采用InGaP而不是砷化铝(AlAs)作为腐蚀阻断层，没有深能级(如D-X中心)，而且电子势皇较低，器件接触电阻更小。
【附图说明】
[0025]图1一种抑制背栅效应的砷化镓基赝配高电子迀移率晶体管材料结构图。
[0026]图中:1、半绝缘GaAs衬底，2、LT-GaAs缓冲层，3、常温GaAs缓冲层，4、GaAs/AlGaAs超晶格(SL)缓冲层，5、下AlGaAs势皇层，6、下平面掺杂层，7、下AlGaAs空间隔离层，8、InGaAs沟道层，9、上AlGaAs空间隔离层，10、上平面掺杂层，11、上AlGaAs势皇层，12、第二 InGaP阻断层，13、GaAs次帽层，14、第一 InGaP阻断层，15、重掺杂GaAs帽层。
【具体实施方式】
[0027]结合附图1对本实用新型做进一步说明。
[0028]如附图1所示，在半绝缘GaAs衬底(I)上依次生长200纳米LT-GaAs⑵、200纳米常温GaAs (3)、15个周期的GaAs (2纳米)/Ala24Gaa 76As (20纳米)超晶格(4)、50 纳米 Ala24Gaa76As (5)、硅平面掺杂 1.0E12cm_2 (6)、4 纳米 Ala24Gaa76As (7)、13 纳米 In0 2Ga0 8As(8)、3 纳米 Ala24Gaa76As (9)、硅平面掺杂 3.0E12cm_2(10)、25 纳米硅掺杂 2.0Encnr3Ala24Gaci 76As(Il)、4 纳米硅掺杂 2.0E17cnT3In0 48Ga0.52P (12)、20 纳米硅掺杂 2.0E17cnT3GaAs(13)、4 纳米硅掺杂 2.0E17cm_3In0 48Ga0.52P (14)、50 纳米硅掺杂5.0E18cm_3GaAs(15)。
【主权项】
1.一种抑制背栅效应的砷化镓基赝配高电子迀移率晶体管材料结构，该结构包括半绝缘GaAs衬底(I)、LT_GaAs缓冲层⑵、常温GaAs缓冲层(3)、GaAs/AlGaAs超晶格(SL)缓冲层(4)、下AlGaAs势皇层(5)、下平面掺杂层(6)、下AlGaAs空间隔离层(7)、InGaAs沟道层(8)、上AlGaAs空间隔离层(9)、上平面掺杂层(10)、上AlGaAs势皇层(11)、第二 InGaP阻断层(12)、GaAs次帽层(13)、第一 InGaP阻断层(14)、重掺杂GaAs帽层(15); 具体而言，在半绝缘GaAs衬底(I)上依次生长LT-GaAs缓冲层(2)、常温GaAs缓冲层(3)、GaAs/AlGaAs超晶格(SL)缓冲层(4)、下AlGaAs势皇层(5)、下平面掺杂层(6)、下AlGaAs空间隔离层(7)、InGaAs沟道层(8)、上AlGaAs空间隔离层(9)、上平面掺杂层(10)、上AlGaAs势皇层(11)、第二 InGaP阻断层(12)、GaAs次帽层(13)、第一 InGaP阻断层(14)、重掺杂GaAs帽层(15)。
【专利摘要】一种抑制背栅效应的砷化镓基赝配高电子迁移率晶体管材料结构，该材料结构由在半绝缘GaAs衬底上依次生长的低温GaAs缓冲层、常温GaAs缓冲层、GaAs/AlGaAs超晶格缓冲层、下AlGaAs势垒层、下平面掺杂层、下AlGaAs空间隔离层、InGaAs沟道层、上AlGaAs空间隔离层、上平面掺杂层、上AlGaAs势垒层、第二InGaP阻断层、GaAs次帽层、第一InGaP阻断层、重掺杂GaAs帽层组成。该材料结构在材料生长层面就消除了背栅效应，为后期的芯片电路设计和器件制造工艺提供了便利，同时也可以极大地降低材料生长成本。
【IPC分类】H01L29-778, H01L29-205
【公开号】CN204289458
【申请号】CN201420769144
【发明人】冯巍, 杜全钢, 谢小刚, 李维刚, 姜炜, 郭永平, 蒋建
【申请人】新磊半导体科技（苏州）有限公司
【公开日】2015年4月22日
【申请日】2014年12月9日