阵列基板及显示装置的制造方法
【技术领域】
[0001]本实用新型涉及显示技术领域，特别是涉及一种阵列基板及显示装置。
【背景技术】
[0002]随着显示技术不断发展，显示装置的像素越来越高，分辨率(PPI)也越来越高，但是像素开口率仍保持不变，甚至有所增加。为了满足上述需求，阵列基板上用于向像素单元传输信号的信号线越来越细，在阵列基板制作加工过程中，受制作工艺及设备波动，或环境影响，导致信号线经常发生断裂。
【实用新型内容】
[0003]本实用新型提供一种阵列基板，用以解决由于信号线的宽度较细，在制作工艺中容易发生断裂的问题。
[0004]本实用新型还提供一种显示装置，其包括上述阵列基板，用以提供显示装置的良率。
[0005]为解决上述技术问题，本实用新型提供一种阵列基板，包括用于传输信号的信号线，其特征在于，所述信号线包括至少两个电性连接的导电层。
[0006]如上所述的阵列基板，优选的是，所述阵列基板为薄膜晶体管阵列基板，包括薄膜晶体管；
[0007]所述信号线包括:
[0008]交叉分布的栅线和数据线，所述栅线与薄膜晶体管的栅电极连接，所述数据线与薄膜晶体管的源电极连接；
[0009]公共信号线，用于提供基准电压；
[0010]所述栅线、数据线和公共信号线中的仅一个或任意两个或三个包括至少两个电性连接的导电层。
[0011]如上所述的阵列基板，优选的是，所述阵列基板还包括像素电极；
[0012]所述至少两个电性连接的导电层包括透明导电层，所述透明导电层与像素电极为同层结构。
[0013]如上所述的阵列基板，优选的是，所述透明导电层的宽度大于其他导电层的宽度。
[0014]如上所述的阵列基板，优选的是，所述栅线、数据线和公共信号线均包括至少两个电性连接的导电层。
[0015]如上所述的阵列基板，优选的是，所述栅线、数据线和公共信号线均包括两个电性连接的导电层。
[0016]如上所述的阵列基板，优选的是，所述栅线包括栅金属层和源漏金属层，所述栅线的源漏金属层的宽度不大于栅金属层的宽度，所述栅线的源漏金属层与数据线为同层结构。
[0017]如上所述的阵列基板，优选的是，所述数据线包括源漏金属层和栅金属层，所述数据线的栅金属层的宽度不大于源漏金属层的宽度，所述数据线的栅金属层与栅线为同层结构。
[0018]如上所述的阵列基板，优选的是，所述公共信号线包括栅金属层和源漏金属层，所述公共信号线的栅金属层与栅线为同层结构，所述公共信号线的源漏金属层与数据线为同层结构。
[0019]本实用新型还提供一种显示装置，包括如上所述的阵列基板。
[0020]本实用新型的上述技术方案的有益效果如下:
[0021]上述技术方案中，通过设置阵列基板上的信号线包括至少两个电性连接的导电层，当一个导电层发生断裂时，可以通过其他导电层传输信号，提高了信号线电性导通的可靠性，进而提高了显示装置的良率。进一步地，在阵列基板现有的多个导电层图案制作工艺中同时形成信号线的多个导电层，从而不需要单独制作信号线，简化了制作工艺。
【附图说明】
[0022]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0023]图1表示现有技术中阵列基板的结构示意图；
[0024]图2表示图1沿A-A的剖视图；
[0025]图3表示本实用新型实施例中阵列基板的结构示意图一；
[0026]图4表示图3沿A-A的剖视图；
[0027]图5表示本实用新型实施例中阵列基板的结构示意图二 ；
[0028]图6表示图5沿A-A的剖视图；
【具体实施方式】
[0029]为了解决由于信号线的宽度较细，在制作工艺中容易发生断裂的问题，本实用新型提供一种阵列基板，其上用于传输信号的信号线包括至少两个电性连接的导电层，当一个导电层发生断裂时，可以通过其他导电层传输信号，提高了信号线电性导通的可靠性，进而提高了显示装置的良率。
[0030]相应地，阵列基板的制作方法包括:
[0031]形成用于传输信号的信号线，所述信号线包括至少两个电性连接的导电层。
[0032]对于液晶显示装置的薄膜晶体管阵列基板，其上的信号线包括栅线、数据线和公共信号线。对于有机发光二极管显示装置的阵列基板，其上的信号线包括栅线、数据线和驱动电源线。
[0033]下面将结合附图和实施例，对本实用新型的【具体实施方式】作进一步详细描述。以下实施例用于说明本实用新型，但不用来限制本实用新型的范围。
[0034]本实用新型实施例中以液晶显示装置的薄膜晶体管阵列基板为例，来具体介绍本实用新型的技术方案。
[0035]液晶显示装置的主体结构为液晶面板，液晶面板包括对盒的彩膜基板和阵列基板。其中，如图1所示，薄膜晶体管阵列基板包括交叉分布的栅线I和数据线2，用于限定像素区域，每个像素区域包括薄膜晶体管8和像素电极3。像素电极与3薄膜晶体管8的漏电极电性连接。栅线I与薄膜晶体管8的栅电极连接，用于传输扫描信号，逐行打开每行的薄膜晶体管8。数据线2与每列薄膜晶体管8的源电极连接，用于传输像素数据，当薄膜晶体管8打开时，数据线2上的像素电压通过薄膜晶体管8传输至像素电极3。
[0036]液晶面板还包括形成在阵列基板或彩膜基板上的公共电极，以及形成在阵列基板上、为公共电极提供基准电压的公共信号线(图中未示出)。公共电极与像素电极3形成的电场驱动液晶分子偏转的预设的角度，实现显示。
[0037]现有技术中，结合图1和图2所示，栅线I与薄膜晶体管8的栅电极由同一栅金属薄膜形成，为一体结构。数据线2与薄膜晶体管8的源电极由同一源漏金属薄膜形成，为一体结构。公共信号线可以与栅线1、栅电极由同一栅金属薄膜形成，也可以与数据线2、源电极由同一源漏金属薄膜形成。
[0038]本实用新型实施例中阵列基板的栅线、数据线和公共信号线中的仅一个或任意两个或三个包括至少两个电性连接的导电层，用以解决信号线较细，经常发生断裂的问题。
[0039]相应地，在阵列基板上形成信号线的步骤包括:
[0040]形成交叉分布的栅线I和数据线2，栅线I与薄膜晶体管8的栅电极连接，数据线2与薄膜晶体管8的源电极连接；
[0041]形成公共信号线，用于提供基准电压；
[0042]栅线1、数据线2和公共信号线中的仅一个或任意两个或三个包括至少两个电性连接的导电层。
[0043]最好的方式是设置阵列基板的栅线、数据线和公共信号线均包括至少两个电性连接的导电层，一般包括两个电性连接的导电层即可满足需求，而且工艺简单。
[0044]优选地，信号线的其中一个导电层为透明导电层，所述透明导电层与像素电极为同层结构(由同一透明导电薄膜形成)，不需要通过单独的制作工艺形成，简化工艺。具体的制作工艺为:
[0045]形成透明导电薄膜，对所述透明导电薄膜进行构图工艺，形成像素电极，以及所述至少两个电性连接的导电层中的透明导电层。
[0046]所述透明导电薄膜的材质可以为ITO或IZO，所述构图工艺包括光刻胶的涂覆、曝光和显影，以及以光刻胶作为阻挡对透明导电薄膜进行刻蚀，形成像素电极，以及所述至少两个电性连接的导电层中的透明导电层。
[0047]由于透明导电层不会影响像素开口率，可以进一步设置信号线的透明导电层的宽度大于其他导电层的宽度，确保透明导电层不会受制作工艺及设备波动、或环境影响而发生断裂，保证了信号线的传输性能。当然，也可以设置信号线的透明导电层宽度不大于其他导电层的宽度。
[0048]当信号线的其中一个导电层为透明导电层时，薄膜晶体管阵列基板的栅线可以包括栅金属层和透明导电层两个导电层，或栅金属层、透明导电层和源漏金属层三个导电层。数据线可以包括源漏金属层和透明导电层两个导电层，或栅金属层、透明导电层和源漏金属层三个导电层。公共信号线可以包括源漏金属层和透明导电层两个导电层，栅金属层和透明导电层两个导电层，或栅金属层、透明导电层和源漏金属层三个导电层。其中，信号线的栅金属层可以与栅线为同层结构，由同一栅金属薄膜形成。信号线的源漏金属层可以与数据线为同层结构，由同一源漏金属薄膜形成。由于现有的多个导电层图案制作工艺中同时形成信号线的多个导电层，从而不需要单独制作信号线，简化了阵列基板的制作工艺。
[0049]为了不影响像素开口率，当信号线的新增导电层包括不透明导电层时，设置信号线的不