Ldmos块体finfet器件和通信设备的制造方法
【专利说明】LDMOS块体FINFET器件和通信设备
[0001]相关申请的交叉引用
[0002]本申请要求于2014年6月4日提交的美国临时专利申请号62/007，832以及于2014年6月19日提交的美国专利申请号14/309,843的优先权的权益，通过引用将其全部内容结合于本文中。
技术领域
[0003]本说明书总体涉及集成电路，且更具体地但非排他地涉及用于块体鳍式场效应晶体管(finFET)技术的横向双扩散MOS (LDMOS)器件和结构。
【背景技术】
[0004]传统的平面金属氧化物半导体场效应晶体管(MOSFET)的缩放比例(scaling)面临着许多挑战。例如，阈值摆动劣化、大的漏致势皇降低(DIBL)、器件特征波动以及泄露是其中通过3D器件结构可解决的最常见的问题。鳍式场效应晶体管(FinFET)是可用于纳米尺度的互补金属氧化物半导体(CMOS)和高密度存储器应用中的3D器件结构。
[0005]FinFET器件被分为两种类型:块体finFET和绝缘体上硅(SOI) finFET。在14nm和/或16nm技术更为普遍的块体finFET器件中，可以在块体娃(例如，娃基板)上形成鳍片。可以通过低成本、低缺陷密度、到基板的高热量传递、以及良好工艺控制来制造块体finFET ο大多数用在RF功率放大器的具有横向双扩散MOS(LDMOS)结构的块体finFET可以提供(例如，在漏极与源极端子之间的)高击穿电压。例如，通过穿过耗尽区的电荷载流子(例如，电子)流动路径实现高击穿电压。
【实用新型内容】
[0006]根据本实用新型的一个方面，提供一种用于高压操作的横向双扩散金属氧化物半导体LDMOS块体finFET器件，所述器件包括:形成在基板材料(substrate material，基体材料)上的第一阱区和两个或更多第二阱区以及包括基板材料的一个或多个非阱区，其中，所述一个或多个非阱区被配置为将所述两个或更多第二阱区中的阱区分开；源极结构，设置在被部分地形成在所述第一阱区上的第一鳍片上；漏极结构，设置在被形成在所述两个或更多第二阱区中的最后一个上的第二鳍片上；以及一个或多个虚设区，形成在所述一个或多个非阱区上，其中，所述虚设区被配置为提供包括用于电荷载流子的垂直流动路径的附加耗尽区流动路径以支持所述高压操作。
[0007]其中，所述LDMOS块体finFET器件包括NLDMOS块体finFET器件，所述基板材料包括P型硅，所述第一阱区包括P阱区，所述两个或更多第二阱区包括η阱区，并且所述电荷载流子包括电子。
[0008]其中，所述LDMOS块体finFET器件包括PLDMOS块体finFET器件，所述基板材料包括硅中的深η阱，所述第一阱区包括η阱区，所述两个或更多第二阱区包括P阱区，并且所述电荷载流子包括空穴。
[0009]其中，所述一个或多个虚设区中的每个包括形成在所述一个或多个非阱区中的一个上的虚设鳍片，其中，所述一个或多个虚设区中的每个能被配置为允许所述用于电荷载流子的垂直流动路径穿过所述虚设鳍片。
[0010]根据本实用新型的另一方面，提供一种通信设备，包括:发送器电路，包括射频RF功率放大器，其中，所述RF功率放大器使用用于高压操作的横向双扩散金属氧化物半导体LDMOS块体finFET器件来制造，每个LDMOS块体finFET器件包括:形成在基板材料上的第一阱区和两个或更多第二阱区以及包括基板材料的一个或多个非阱区，其中，所述一个或多个非阱区被配置为将所述两个或多个第二阱区中的阱区分开；源极结构，设置在被部分地形成在所述第一阱区上的第一鳍片上；漏极结构，设置在被形成在所述两个或更多第二阱区中的最后一个上的第二鳍片上；以及一个或多个虚设区，形成在所述一个或多个非阱区上，其中，所述虚设区被配置为提供包括用于电荷载流子的垂直流动路径的附加耗尽区流动路径以支持所述高压操作。
[0011 ] 其中，所述一个或多个虚设区中的每个包括形成在所述一个或多个非阱区中的一个上的虚设鳍片，并且其中，所述一个或多个虚设区中的每个能被配置为允许所述用于电荷载流子的垂直流动路径穿过所述虚设鳍片。
【附图说明】
[0012]在所附权利要求书中记载了本技术的一些特征。然而，出于说明性之目的，下列图中示出了本技术的若干种实施方式。
[0013]图1A至图1C示出根据一个或多个实施例的用于高压操作的横向双扩散MOS(LDMOS)块体finFET器件的示例的横截面图和顶视图。
[0014]图2A和图2B示出根据一个或多个实施例的图1A的LDMOS块体finFET器件的高压操作模式的示例。
[0015]图3A和图3B示出根据一个或多个实施例的图1C的LDMOS块体finFET器件的高压操作模式的示例。
[0016]图4示出了用于形成根据一个或多个实施例的用于高压操作的LDMOS块体finFET器件的方法的示例。
[0017]图5示出了根据一个或多个实施例的无线通信设备的示例。
【具体实施方式】
[0018]下面阐述的【具体实施方式】旨在作为对本技术的各种构造的描述并且并不旨在表示其中可以实践本技术的唯一构造。附图并入本文且构成了【具体实施方式】的一部分。【具体实施方式】包括特定细节，是出于提供对本技术彻底理解的目的。然而，本领域技术人员应当清楚且显而易见的是，本技术并不限于本文中所阐述的具体细节且可使用一个或多个实施例来实践。在一个或多个实例中，为了避免使本技术的概念晦涩，以框图的形式示出了公知的结构和组件。
[0019]本技术可以提供一种用于提供用于高压操作的具有横向双扩散MOS(LDMOS)结构的块体finFET器件的方法和实施例。在一个或多个实施例中，本技术通过在一个或多个附加的耗尽区中增加电荷载流子(例如，NLDMOS中的电子或者PLDMOS中的空穴)的流动路径来实现更高的击穿电压。公开的解决方案的有利特征包括与现有的基于finFET的CMOS器件制造工艺流程的兼容性(compatibility，相当)，而不需要任何附加的掩模。
[0020]图1A至图1C示出根据一个或多个实施例的用于高压操作的横向双扩散MOS(LDMOS)块体finFET器件的示例的横截面图和顶视图。如在横截面图100A中所示，LDMOS块体finFET器件(在下文中“LDM0S器件”)包括形成在基板材料105上的第一阱区110和两个或更多第二阱区，例如120-1和120-2。LDMOS器件进一步包括一个或多个非阱区，诸如非阱区115。非阱区(例如，115)包括与基板材料105相同的材料，然而，第一阱区和第二阱区包括掺杂半导体材料(例如，硅)。非阱区(例如，115)使第二阱区的阱区(例如，120-1 和 120-2)分开。
[0021]在一个或多个实施例中，如图1A中所示，LDMOS器件是形成在由p型硅组成的基板材料(例如，105)上的NLDMOS器件。在这种情况下，第一阱区110是掺杂p型杂质的p阱区，而第二阱区(例如，120-1和120-2)是掺杂η型杂质的用于电荷载流子(其为电子)穿过的η型阱区。在一些实施例中，区域115可以是使η阱区分开的P阱区。
[0022]在一些方面，LDMOS器件可以是在由硅中的深η阱组成的基板材料上制备的PLDMOS器件。第一阱区110可以是η阱区，而第二阱区(例如，120-1和120-2)可以是用于电荷载流子(例如，空穴)穿过的P阱区。在一些方面，对于PLDMOS器件，区域115可以是η阱、深η阱、或者η阱和深η阱的组合。
[0023]源极结构130设置在部分形成在第一阱区110上的第一鳍片135上。漏极结构150设置在形成在第二阱区的最后一个(例如，120-2)上的第二鳍片155上。一个或多个虚设区(例如，140)形成在一个或多个非阱区(例如，115)上。虚设区140可以提供包括用于电荷载流子的垂直流动路径的附加耗尽区流动路径以支持高压操作。除了别的以外，LDMOS器件的高压操作取决于通过耗尽区的电荷载流子(例如，电子)的路径长度。在没有本技术的一个或多个虚设区的情况下，耗尽区将仅形成在不会被非阱区115分开的第一阱区110 (例如，P阱)和一个或多个第二阱区120 (例如，一个或多个η阱)上。与如果虚设区140不存在(例如，现有技术)相比，本技术在虚设区140提供附加的耗尽区，使电荷载流子穿过更长的路径160。附加的耗尽区形成在非阱区115 (例如，P型)和形成在虚设