包括形成于P型衬底100背面上的背面电极150，所述背面电极150例如是由金、银、铝等材质形成。
[0043]图5是本实用新型一实施例的恒流二极管结构的俯视结构示意图。为了更清楚的PNP三极管和恒流二极管的结构，图5中并未表示出正面电极130。本实施例中，如图5所示，所述P型发射区124为条形结构，N型漏区123和P环126为环形结构，并且，N型漏区123包围P型发射区124，P环126包围N型漏区123;所述P型栅极区121和N型源区122均为条形结构，且两个P型栅极区121分列于N型漏区123的两侧，两个N型源区122分列于两个P型栅极区121的两侧;所述P型隔离125为环形结构，且其包围所述N型基区111。应当理解是，以上排布方式仅是举例并不用以限定本实用新型的恒流二极管结构，例如，如图6所示，在本实用新型另一实施例中，所述P型发射区124也可以是“工”字形结构，以增加PNP三极管的发射区周长，提高PNP三极管电流能力，相应的，所述N型漏区123为内凹的环形结构。同时，所述P型发射区124的数量可以是一个也可以是多个，若一个芯片包含多个P型发射区可相应的增加电流能力。总之，本实用新型并不限定P型发射区124的数量和形状。
[0044]下面结合图2以及图4a至图4d详细介绍本实用新型的恒流二极管结构的形成过程。
[0045]如图4a所示，首先，提供一P型衬底100。所述P型衬底100的材质可以是硅、锗或者锗硅化合物、有机化合物半导体材料中的一种。所述P型衬底100可以选用5英寸、6英寸、8英寸及更大尺寸硅片。所述P型衬底100的电阻率优选是小于0.02Ω.cm。
[0046]继续参考图4a所示，接着，在所述P型衬底100正面上形成P型外延层110。可通过外延生长工艺在所述P型衬底100上形成P型外延层110。所述P型外延层110的厚度和电阻率可根据耐压要求确定，例如P型外延层110的厚度是84!11?3(^1]1。
[0047]如图4b所示，接着，在P型外延层110中形成N型基区111。
[0048]作为一个非限制性的例子，形成所述N型基区111的具体步骤包括:首先，在P型外延层110上形成氧化硅层，在氧化硅层上旋涂光刻胶层;对该光刻胶层进行曝光显影，在光刻胶层上形成N型基区窗口图案;再以光刻胶层为掩膜，将N型基区窗口图案转移到氧化硅层上，使P型外延层110暴露在该N型基区窗口下；然后对该暴露的P型外延层110部分进行N型离子注入，注入能量例如是500?2000Kev，优选是1500Kev，注入剂量例如是2E12?5E13cm—2，深度为1.5?3μπι，注入的N型离子例如为磷离子;注入完成后，去除光刻胶层和氧化硅层;最后，在氮气(N2)氛围下进行退火工艺，退火温度例如是900 °C?1050 °C，退火时间例如是30?240分钟，形成所述N型基区111。上述的光刻胶层、氧化硅层的成膜工艺以及热退火处理都是业界普遍采用的工艺，此处就不做赘述。
[0049]如图4c所示，接着，在所述N型基区111中形成P型栅极区121、P环126和P型发射区124，在所述N型基区111外侧形成P型隔离125。所述P型栅极区121、P环126和P型发射区124的深度小于N型基区111的厚度，所述P型隔离125包围所述N型基区111。
[0050]作为一个非限制性的例子，形成所述P型栅极区121、P环126、P型发射区124和P型隔离125的具体步骤包括:
[0051]首先，在N型基区111上形成氧化硅层和光刻胶层;对该光刻胶层进行曝光显影，在光刻胶层上形成P型栅极区窗口图案;再以光刻胶层为掩膜，将P型栅极区窗口图案转移到氧化硅层上，使N型基区111暴露在该P型栅极区窗口图案下;然后对该暴露的N型基区111部分进行P型离子注入，注入能量例如是40?80Kev，优选是60Kev，注入剂量例如是1E13?5E14cm—2，注入的P型离子例如为硼离子;注入完成后，去除光刻胶层和氧化硅层；
[0052]接着，在N型基区111上形成氧化硅层，在氧化硅层上旋涂光刻胶层;对该光刻胶层进行曝光显影，在光刻胶层上形成P环窗口图案;再以光刻胶层为掩膜，将P环窗口图案转移到氧化硅层上，使N型基区111暴露在该P环窗口图案下;然后对该暴露的N型基区111部分进行P型离子注入，注入能量例如是50?70Kev，优选是60Kev，注入剂量例如是5E12?5E13cmΛ注入的P型离子例如为硼离子;注入完成后，去除光刻胶层和氧化硅层；
[0053]接着，再次在N型基区111和P型外延层110上形成氧化硅层，并在氧化硅层上旋涂光刻胶层;然后对该光刻胶层进行曝光显影，在光刻胶层上同时形成P型发射区窗口图案和P型隔离窗口图案;再以光刻胶层为掩膜，将P型发射区窗口图案和P型隔离窗口图案转移到氧化硅层上，使N型基区111暴露在该P型发射区窗口下，P型外延层110暴露在该P型隔离窗口下;对该暴露的N型基区111和P型外延层110部分进行P型离子注入，注入能量例如是50?70Kev，优选是60Kev，注入剂量例如是1Ε14?2E16cm—2，注入的P型离子例如为硼离子;注入完成后，去除光刻胶层和氧化硅层；
[0054]最后，在氮气(N2)氛围下进行退火工艺，退火温度例如是9000C?1000°C，退火时间例如是30?180分钟，同时形成所述P型栅极区121、P环126、P型发射区124和P型隔离125。
[0055]需要说明的是，上述P型栅极区121、P环126、P型发射区124和P型隔离125可以同时退火形成，亦可是分别退火形成。应认识到，PNP三极管的P型发射区124与JFET结构的P型栅极区121采用相同工艺、同时扩散形成，更有利于提高整个器件最终输出的总输出电流的稳定性。
[0056]如图4d所示，在所述N型基区111中形成N型源区122、N型漏区123，所述N型源区122、N型漏区123的深度小于P型栅极区121、P型发射区124的深度。
[0057]作为一个非限制性的例子，形成所述N型源区122、N型漏区123的具体步骤包括:首先，在N型基区111上形成氧化硅层，在氧化硅层上旋涂光刻胶层;对该光刻胶层进行曝光显影，在光刻胶层上形成N型源区窗口图案和N型漏区窗口图案;再以光刻胶层为掩膜，将N型源区、N型漏区窗口图案转移到氧化硅层上，使N型基区111暴露在该N型源区、N型漏区窗口下;然后对该暴露的N型基区111部分进行N型离子注入，注入能量例如是100?160Kev，优选是150Kev，注入剂量例如是5E14?2E16cm—2，注入的N型离子例如为砷离子;注入完成后，去除光刻胶层和氧化硅层；最后，在氮气(N2)氛围下进行退火工艺，退火温度例如是850°C?1000°C，退火时间例如是30?60分钟，同时形成所述N型源区122、N型漏区123。
[0058]接下来，参考图2所示，在所述P型外延层110上形成绝缘层140，并通过光刻和刻蚀工艺在所述绝缘层140中形成引线孔，然后通过溅射工艺形成正面金属层，再通过光刻和刻蚀工艺图形化所述正面金属层形成正面电极130，所述P型栅极区121、N型源区122通过所述正面电极130相连，最后，在P型衬底100的背面上形成背面电极150。所述绝缘层140的材质例如是二氧化硅，所述正面电极130和背面电极150的材质例如是金、银、铝等，在此并不做限制。
[0059]上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型范围的任何限定，本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【主权项】
1.一种恒流二极管结构，其特征在于，包括: P型衬底； 形成于所述P型衬底正面上的P型外延层； 形成于所述P型外延层中的N型基区； 形成于所述N型基区中的P型栅极区、N型源区、N型漏区、P型发射区以及包围所述N型基区的P型隔离； 形成于所述P型栅极区、N型源区以及P型发射区上的正面电极； 其中，所述P型衬底、P型外延层、N型基区和P型发射区组成PNP三极管，所述N型源区、P型栅极区、N型基区、N型漏区组成恒流二极管。2.如权利要求1所述的恒流二极管结构，其特征在于，还包括形成于所述N型基区中的P环，所述P环包围所述N型漏区。3.如权利要求2所述的恒流二极管结构，其特征在于，所述P环的数量为一个或多个。4.如权利要求1所述的恒流二极管结构，其特征在于，所述N型源区和N型漏区的深度小于所述P型栅极区和P型发射区的深度。5.如权利要求1所述的恒流二极管结构，其特征在于，还包括形成于所述P型衬底背面上的背面电极。6.如权利要求1至5中任一项所述的恒流二极管结构，其特征在于，所述P型发射区为条形或工字型结构，所述N型漏区为环形结构，且所述N型漏区包围所述P型发射区。7.如权利要求1至5中任一项所述的恒流二极管结构，其特征在于，所述恒流二极管结构包括两个P型栅极区和两个N型源区，所述两个P型栅极区和所述两个N型源区均为条形结构，且所述两个P型栅极区位于所述N型漏区的两侧，所述两个N型源区位于所述两个P型栅极区的两侧。8.如权利要求1至5中任一项所述的恒流二极管结构，其特征在于，所述P型隔离为环形结构，且所述P型隔离包围所述N型基区。
【专利摘要】本实用新型提供了一种恒流二极管结构，在P型衬底正面上形成P型外延层，在P型外延层中形成N型基区，在N型基区中形成P型栅极区、N型源区、N型漏区、P型发射区，并形成包围N型基区的P型隔离。本实用新型通过在P型外延层中增设P型发射区，所述P型衬底、P型外延层、N型基区和P型发射区组成PNP三极管，所述N型源区、P型栅极区、N型基区、N型漏区组成恒流二极管，使得其单位面积电流大幅提高，器件的温度稳定性和均匀性较好。并且，所述恒流二极管结构增加了P型外延层，有利于提高其耐压性能。
【IPC分类】H01L29/861, H01L29/06
【公开号】CN205376538
【申请号】CN201620117311
【发明人】王英杰
【申请人】杭州士兰集成电路有限公司
【公开日】2016年7月6日
【申请日】2016年2月5日