一种双芯片封装实现的大功率谐振电源控制芯片的制作方法
【专利摘要】本实用新型公开了一种双芯片封装实现的大功率谐振电源控制芯片，其包括引线框架，引线框架具有一个封装面，封装面上设置有16个相互隔离且绝缘的引出脚，封装面上封装有采用低压工艺制成的低压控制芯片和采用高压工艺制成的高压驱动芯片，低压控制芯片具有14个相互隔离且绝缘的引脚，高压驱动芯片具有7个相互隔离且绝缘的引脚，低压控制芯片和高压驱动芯片之间通过2个引脚连接，低压控制芯片的12个引脚与封装面上的12个引出脚连接，高压驱动芯片的3个引脚与封装面上的3个引出脚连接；优点是由于低压控制芯片和高压驱动芯片分开代工，因此不需要在一个芯片里同时使用两种工艺，两种芯片分开中测，双芯片封装能提高良率，降低芯片成本。
【专利说明】
一种双芯片封装实现的大功率谐振电源控制芯片
技术领域
[0001]本实用新型涉及一种大功率谐振电源控制芯片，尤其是涉及一种双芯片封装实现的大功率谐振电源控制芯片。
【背景技术】
[0002]随着液晶电视机和大功率商用LED的普及，液晶电视机和大功率商用LED都是依靠大功率谐振电源将交流电转换为直流电进行工作。谐振电源的优点是对应从90V到265V的交流电压输入，都能实现恒定的直流电压电流输出，且交直流转换效率高，并能提供多种保护，如输入欠压保护、过流保护、负载短路保护、软启动等。谐振电源的核心就是谐振电源控制芯片。
[0003]现有的大功率谐振电源控制芯片都是将低压控制芯片和高压驱动芯片集成在一个硅片里制造的，这样不仅对工艺要求高，需要集成高压工艺和低压工艺，而且制造得到的大功率谐振电源控制芯片的良率也会降低，制造难度和成本也会增加，芯片售价高，同时客户应用的整体方案的成本也会提高。
【发明内容】
[0004]本实用新型所要解决的技术问题是提供一种双芯片封装实现的大功率谐振电源控制芯片，其将低压控制芯片和高压驱动芯片在一个引线框架上进行封装，其性能与低压控制模块和高压驱动模块集成在一个硅片里制造的大功率谐振电源控制芯片完全一致，且降低了工艺难度，提高了芯片良率，降低了制造难度和成本，从而使得客户应用方案的成本也会下降。
[0005]本实用新型解决上述技术问题所采用的技术方案为:一种双芯片封装实现的大功率谐振电源控制芯片，其特征在于包括引线框架，所述的引线框架具有一个封装面，所述的封装面上设置有16个相互隔离且绝缘的引出脚，且第I个引出脚至第16个引出脚分别为软启动端、过载电流延迟关断端、定时电容端、最低振荡器频率设置端、间歇工作模式门限端、输入电流检测端、输入电压检测端、闭锁式驱动关闭端、前级PFC控制器的控制通道端、IC功率和信号地、低侧门级驱动输出端、电源端、空引脚、高侧门级驱动的悬浮地、高侧门级驱动输出端、高侧门极驱动输出悬浮电源端，所述的封装面上封装有采用低压工艺制成的低压控制芯片和采用高压工艺制成的高压驱动芯片，所述的低压控制芯片具有14个相互隔离且绝缘的引脚，且第I个引脚至第14个引脚分别为软启动端、过载电流延迟关断端、定时电容端、最低振荡器频率设置端、间歇工作模式门限端、输入电流检测端、输入电压检测端、闭锁式驱动关闭端、前级PFC控制器的控制通道端、IC功率和信号地、低侧门级驱动输出端、电源端、高压信号电源端、高压信号输出逻辑控制端，所述的高压驱动芯片具有7个相互隔离且绝缘的引脚，且第I个引脚至第6个引脚分别为高侧门级驱动的悬浮地、高侧门级驱动输出端、高侧门极驱动输出悬浮电源端、电源端、IC功率和信号地、高压信号电源端、高压信号输入逻辑控制端，所述的低压控制芯片的第I个引脚至第12个引脚与所述的封装面上设置的第I个引出脚至第12个引出脚一一对应的连接，所述的低压控制芯片的第13个引脚与所述的高压驱动芯片的第6个引脚连接，所述的低压控制芯片的第14个引脚与所述的高压驱动芯片的第7个引脚连接，所述的高压驱动芯片的第I个引脚至第3个引脚与所述的封装面上设置的第14个引出脚至第16个引出脚一一对应的连接，所述的高压驱动芯片的第4个引脚与所述的封装面上设置的第12个引出脚连接，所述的高压驱动芯片的第5个引脚与所述的封装面连接，所述的封装面与所述的封装面上设置的第10个引出脚连接。
[0006]所述的低压控制芯片和所述的高压驱动芯片均通过导电胶固定于所述的封装面上。
[0007]所述的低压控制芯片包括第一比较器、第二比较器、第三比较器、第四比较器、第五比较器、运算放大器、RS触发器、第一 NMOS管、第一 NPN三极管、第二 NPN三极管、压控振荡器、第一稳压二极管、第二稳压二极管、控制逻辑模块、欠压检测模块、驱动逻辑模块、低压驱动模块、电阻、电流源、逻辑电路;所述的第一比较器的同相输入端作为所述的低压控制芯片的第8引脚，所述的第一比较器的反相输入端接入内部基准输出的1.85V电压，所述的第一比较器的输出端与所述的RS触发器的S输入端连接，所述的RS触发器的Q输出端与所述的控制逻辑模块的第一个输入信号端连接，所述的第二比较器的反相输入端作为所述的低压控制芯片的第5引脚，所述的第二比较器的同相输入端接入内部基准输出的1.25V电压，所述的第二比较器的输出端与所述的控制逻辑模块的第二个输入信号端连接，所述的运算放大器的反相输入端作为所述的低压控制芯片的第4引脚，所述的运算放大器的同相输入端接入内部基准输出的2V电压，所述的运算放大器的输出端与所述的第一 NMOS管的栅极连接，所述的第一 NMOS管的源极与所述的运算放大器的反相输入端连接，所述的第一匪OS管的漏极与所述的压控振荡器的控制端连接，所述的第一 NPN三极管的集电极作为所述的低压控制芯片的第I引脚，所述的第一 NPN三极管的发射极接地，所述的第一 NPN三极管的基极与所述的控制逻辑模块的第一个输出端连接，所述的压控振荡器的输入端作为所述的低压控制芯片的第3引脚，所述的压控振荡器的输出端与所述的控制逻辑模块的第三个输入信号端连接，所述的控制逻辑模块的第二个输出端作为所述的低压控制芯片的第2引脚，所述的控制逻辑模块的第三个输出端与所述的驱动逻辑模块的第一个输入端连接，所述的控制逻辑模块的第四个输出端作为所述的低压控制芯片的第13引脚，所述的欠压检测模块的输入端作为所述的低压控制芯片的第12引脚，所述的欠压检测模块的输入端与所述的第一稳压二极管的负端连接，所述的第一稳压二极管的正端接地，所述的欠压检测模块的输出端与所述的驱动逻辑模块的第二个输入端连接，所述的驱动逻辑模块的第一个输出端作为所述的低压控制芯片的第14引脚，所述的驱动逻辑模块的第二个输出端与所述的低压驱动模块的输入端连接，所述的低压驱动模块的输出端作为所述的低压控制芯片的第11引脚，所述的低压驱动模块的接地端作为所述的低压控制芯片的第10引脚，所述的第三比较器的同相输入端与所述的第四比较器的同相输入端连接，且其公共连接端作为所述的低压控制芯片的第6引脚，所述的第三比较器的反相输入端接入内部基准输出的1.5V电压，所述的第三比较器的输出端与所述的控制逻辑模块的第四个输入信号端连接，所述的第四比较器的反相输入端接入内部基准的0.8V电压，所述的第四比较器的输出端与所述的控制逻辑模块的第五个输入信号端连接，所述的第五比较器的同相输入端作为所述的低压控制芯片的第7引脚，所述的第五比较器的同相输入端分别与所述的电流源的电流流入端和所述的第二稳压二极管的负端连接，所述的电流源的电流流出端接地，所述的第二稳压二极管的正端分别与所述的第二 NPN三极管的基极和所述的电阻的一端连接，所述的第二 NPN三极管的集电极与所述的控制逻辑模块的第六个输入信号端连接，所述的第二 NPN三极管的发射极接地，所述的电阻的另一端与所述的第二 NPN三极管的发射极连接，所述的第五比较器的反相输入端接入内部基准输出的1.25V电压，所述的第五比较器的输出端与所述的控制逻辑模块的第七个输入信号端连接，所述的第五比较器的输出端输出的信号控制所述的电流源的开关，所述的低压控制芯片的第5引脚、第6引脚、第8引脚各自的输入信号作为所述的逻辑电路的输入信号，所述的逻辑电路的输出端作为所述的低压控制芯片的第9引脚；
[0008]所述的高压驱动芯片包括二极管、第二NMOS管、非门、高压输出驱动模块、高压逻辑控制模块、电压转换模块，所述的第二匪OS管的漏极作为所述的高压驱动芯片的第6引脚，所述的第二 NMOS管的漏极与所述的二极管的正端连接，所述的第二 NMOS管的源极分别与所述的二极管的负端和所述的高压输出驱动模块的悬浮电源端连接，并作为所述的高压驱动芯片的第3引脚，所述的第二 NMOS管的栅极与所述的非门的输出端连接，所述的电压转换模块的接地端作为所述的高压驱动芯片的第5引脚，所述的电压转换模块的输入端作为所述的高压驱动芯片的第7引脚，所述的电压转换模块的输出端与所述的高压逻辑控制模块的输入端连接，所述的高压逻辑控制模块的第一个输出端与所述的非门的输入端连接，所述的高压逻辑控制模块的第二个输出端与所述的高压输出驱动模块的输入端连接，所述的高压输出驱动模块的输出端作为所述的高压驱动芯片的第2引脚，所述的高压输出驱动模块的悬浮地作为所述的高压驱动芯片的第I引脚。
[0009]所述的引线框架为直插十六脚的引线框架或为贴片十六脚的引线框架。
[0010]与现有技术相比，本实用新型的优点在于:
[0011]I)在引线框架的封装面上封装低压控制芯片和高压驱动芯片，低压控制芯片和高压驱动芯片之间通过两个引脚连接，低压控制芯片的12个引脚与封装面上的12个引出脚连接，高压驱动芯片的3个引脚与封装面上的3个引出脚连接，由于低压控制芯片和高压驱动芯片分开代工，因此不需要在一个芯片里同时使用两种工艺，两种芯片分开中测，双芯片封装能提高良率，降低芯片制造难度和成本;此外，由于高压工艺和低压工艺可以使用不同厂家的代工工艺，因此提高了芯片的保密性。
[0012]2)该大功率谐振电源控制芯片应用于半桥谐振电路中时，该大功率谐振电源控制芯片的第11引出脚(低压控制芯片的第11引脚)需要有电流能力用于驱动半桥谐振电路中的一个MOS管，该大功率谐振电源控制芯片的第15引出脚(高压驱动芯片的第2引脚)也需要有电流能力用于驱动半桥谐振电路中的另一个MOS管，由于该大功率谐振电源控制芯片的第11引出脚和第15引出脚有电流流过，因此势必会造成芯片发热，而该大功率谐振电源控制芯片中的低压控制芯片和高压驱动芯片独立封装，很好地解决了散热问题，从而避免了芯片发热会造成芯片工作状态不稳定的现象的发生，但现有的单芯片封装的大功率谐振电源控制芯片无法很好的解决散热问题。
[0013]3)该大功率谐振电源控制芯片的性能与现有的将低压控制模块和高压驱动模块集成在一个硅片里制造的大功率谐振电源控制芯片完全一致。
【附图说明】
[0014]图1为实施例一的大功率谐振电源控制芯片的S0P-16封装示意图；
[0015]图2为实施例二的大功率谐振电源控制芯片的DIP-16封装示意图；
[0016]图3为大功率谐振电源控制芯片的各个引出脚布置及说明示意图；
[0017]图4为大功率谐振电源控制芯片中的低压控制芯片的引脚布置示意图；
[0018]图5为大功率谐振电源控制芯片中的高压驱动芯片的引脚布置示意图；
[0019]图6为大功率谐振电源控制芯片中的低压控制芯片和高压驱动芯片的内部电路图。
【具体实施方式】
[0020]以下结合附图实施例对本实用新型作进一步详细描述。
[0021]实施例一:
[0022]本实施例提出的一种双芯片封装实现的大功率谐振电源控制芯片，如图1和图3所示，其包括贴片十六脚的引线框架(S0P-16)81，引线框架81具有一个封装面82，封装面82上设置有16个相互隔离且绝缘的引出脚，且第I个引出脚至第16个引出脚分别为软启动端(CSS)、过载电流延迟关断端(DELAY)、定时电容端(CF)、最低振荡器频率设置端(RFMIN)、间歇工作模式门限端(STBY)、输入电流检测端(ISEN)、输入电压检测端(LINE)、闭锁式驱动关闭端(DIS)、前级PFC控制器的控制通道端(PFC_ST0P)、IC功率和信号地(GND)、低侧门级驱动输出端(LVG)、电源端(VCC)、空引脚(NC)、高侧门级驱动的悬浮地(OUT)、高侧门级驱动输出端(HVG)、高侧门极驱动输出悬浮电源端(VBOOST)，封装面82上封装有采用低压工艺的低压控制芯片91和采用高压工艺的高压驱动芯片92，如图4所示，低压控制芯片91具有14个相互隔离且绝缘的引脚，且第I个引脚至第14个引脚分别为软启动端、过载电流延迟关断端、定时电容端、最低振荡器频率设置端、间歇工作模式门限端、输入电流检测端、输入电压检测端、闭锁式驱动关闭端、前级PFC控制器的控制通道端、低压控制芯片91的功率和信号地、低侧门级驱动输出端、电源端、高压信号电源端、高压信号输出逻辑控制端，如图5所示，高压驱动芯片92具有7个相互隔离且绝缘的引脚，且第I个引脚至第6个引脚分别为高侧门级驱动的悬浮地、高侧门级驱动输出端、高侧门极驱动悬浮电源端、电源端、高压驱动芯片92的功率和信号地、高压信号电源端、高压信号输入逻辑控制端，低压控制芯片91的第I个引脚至第12个引脚与封装面82上设置的第I个引出脚至第12个引出脚一一对应的通过金属导线连接，低压控制芯片91的第13个引脚与高压驱动芯片92的第6个引脚通过金属导线连接，低压控制芯片91的第14个引脚与高压驱动芯片92的第7个引脚通过金属导线连接，高压驱动芯片92的第I个引脚至第3个引脚与封装面82上设置的第14个引出脚至第16个引出脚一一对应的通过金属导线连接，高压驱动芯片92的第4个引脚与封装面82上设置的第12个引出脚通过金属导线连接，高压驱动芯片92的第5个引脚与封装面82通过金属导线连接，封装面82与封装面82上设置的第10个引出脚通过金属导线连接。
[0023]实施例二:
[0024]本实施例提出的一种双芯片封装实现的大功率谐振电源控制芯片，如图2和图3所示，其包括直插十六脚的引线框架(DIP-16)81，引线框架81具有一个封装面82，封装面82上设置有16个相互隔离且绝缘的引出脚，且第I个引出脚至第16个引出脚分别为软启动端(CSS)、过载电流延迟关断端(DELAY)、定时电容端(CF)、最低振荡器频率设置端(RFMIN)、间歇工作模式门限端(STBY)、输入电流检测端(ISEN)、输入电压检测端(LINE)、闭锁式驱动关闭端(DIS)、前级PFC控制器的控制通道端(PFC_STOP)、IC功率和信号地(GND)、低侧门级驱动输出端(LVG)、电源端(VCC)、空引脚(NC)、高侧门级驱动的悬浮地(OUT)、高侧门级驱动输出端(HVG)、高侧门极驱动输出悬浮电源端(VBOOST)，封装面82上封装有采用低压工艺制成的低压控制芯片91和采用高压工艺制成的高压驱动芯片92，如图4所示，低压控制芯片91具有14个相互隔离且绝缘的引脚，且第I个引脚至第14个引脚分别为软启动端、过载电流延迟关断端、定时电容端、最低振荡器频率设置端、间歇工作模式门限端、输入电流检测端、输入电压检测端、闭锁式驱动关闭端、前级PFC控制器的控制通道端、低压控制芯片91的功率和信号地、低侧门级驱动输出端、电源端、高压信号电源端、高压信号输出逻辑控制端，如图5所示，高压驱动芯片92具有7个相互隔离且绝缘的引脚，且第I个引脚至第6个引脚分别为高侧门级驱动的悬浮地、高侧门级驱动输出端、高侧门极驱动悬浮电源端、电源端、高压驱动芯片92的功率和信号地、高压信号电源端、高压信号输入逻辑控制端，低压控制芯片91的第I个引脚至第12个引脚与封装面82上设置的第I个引出脚至第12个引出脚一一对应的通过金属导线连接，低压控制芯片91的第13个引脚与高压驱动芯片92的第6个引脚通过金属导线连接，低压控制芯片91的第14个引脚与高压驱动芯片92的第7个引脚通过金属导线连接，高压驱动芯片92的第I个引脚至第3个引脚与封装面82上设置的第14个引出脚至第16个引出脚一一对应的通过金属导线连接，高压驱动芯片92的第4个引脚与封装面82上设置的第12个引出脚通过金属导线连接，高压驱动芯片92的第5个引脚与封装面82通过金属导线连接，封装面82与封装面82上设置的第10个引出脚通过金属导线连接。
[0025]上述两个实施例中，低压控制芯片91和高压驱动芯片92均通过导电胶或其它导电物质固定于封装面上。
[0026]上述两个实施例中，低压控制芯片91和高压驱动芯片92的内部电路如图6所示，具体为:低压控制芯片91包括第一比较器B1、第二比较器B2、第三比较器B3、第四比较器B4、第五比较器B5、运算放大器Fl、RS触发器Cl、第一 NMOS管N1、第一 NPN三极管Pl、第二 NPN三极管P2、压控振荡器VC0、第一稳压二极管Z1、第二稳压二极管Z2、控制逻辑模块11、欠压检测模块12、驱动逻辑模块13、低压驱动模块14、电阻R、电流源Y、逻辑电路15;第一比较器BI的同相输入端作为低压控制芯片的第8引脚，第一比较器BI的反相输入端接入内部基准输出的1.85V电压，第一比较器BI的输出端与RS触发器Cl的S输入端连接，RS触发器Cl的Q输出端与控制逻辑模块11的第一个输入信号端连接，第二比较器B2的反相输入端作为低压控制芯片的第5引脚，第二比较器B2的同相输入端接入内部基准输出的1.25V电压，第二比较器B2的输出端与控制逻辑模块11的第二个输入信号端连接，运算放大器Fl的反相输入端作为低压控制芯片的第4引脚，运算放大器Fl的同相输入端接入内部基准输出的2V电压，运算放大器Fl的输出端与第一 NMOS管NI的栅极连接，第一 NMOS管NI的源极与运算放大器NI的反相输入端连接，第一匪OS管NI的漏极与压控振荡器VCO的控制端连接，第一 NPN三极管Pl的集电极作为低压控制芯片的第I引脚，第一 NPN三极管Pl的发射极接地，第一 NPN三极管Pl的基极与控制逻辑模块11的第一个输出端连接，压控振荡器VCO的输入端作为低压控制芯片的第3引脚，压控振荡器VCO的输出端与控制逻辑模块11的第三个输入信号端连接，控制逻辑模块11的第二个输出端作为低压控制芯片的第2引脚，控制逻辑模块11的第三个输出端与驱动逻辑模块13的第一个输入端连接，控制逻辑模块11的第四个输出端作为低压控制芯片的第13引脚，欠压检测模块12的输入端作为低压控制芯片的第12引脚，欠压检测模块12的输入端与第一稳压二极管Zl的负端连接，第一稳压二极管Zl的正端接地，欠压检测模块12的输出端与驱动逻辑模块13的第二个输入端连接，驱动逻辑模块13的第一个输出端作为低压控制芯片的第14引脚，驱动逻辑模块13的第二个输出端与低压驱动模块14的输入端连接，低压驱动模块14的输出端作为低压控制芯片的第11引脚，低压驱动模块14的接地端作为低压控制芯片的第10引脚，第三比较器B3的同相输入端与第四比较器B4的同相输入端连接，且其公共连接端作为低压控制芯片的第6引脚，第三比较器B3的反相输入端接入内部基准输出的1.5V电压，第三比较器B3的输出端与控制逻辑模块11的第四个输入信号端连接，第四比较器B4的反相输入端接入内部基准的0.8V电压，第四比较器B4的输出端与控制逻辑模块11的第五个输入信号端连接，第五比较器B5的同相输入端作为低压控制芯片的第7引脚，第五比较器B5的同相输入端分别与电流源Y的电流流入端和第二稳压二极管Z2的负端连接，电流源Y的电流流出端接地，第二稳压二极管Z2的正端分别与第二 NPN三极管P2的基极和电阻R的一端连接，第二 NPN三极管P2的集电极与控制逻辑模块11的第六个输入信号端连接，第二 NPN三极管P2的发射极接地，电阻R的另一端与第二 NPN三极管P2的发射极连接，第五比较器B5的反相输入端接入内部基准输出的1.25V电压，第五比较器B5的输出端与控制逻辑模块11的第七个输入信号端连接，第五比较器B5的输出端输出的信号控制电流源Y的开关，低压控制芯片的第5引脚、第6引脚、第8引脚各自的输入信号作为逻辑电路15的输入信号，逻辑电路15的输出端作为低压控制芯片的第9引脚。
[0027]高压驱动芯片92包括二极管D、第二 NMOS管N2、非门M、高压输出驱动模块21、高压驱动逻辑模块22、电压转换模块23，第二 NMOS管N2的漏极作为高压驱动芯片的第6引脚，第二 NMOS管N2的漏极与二极管D的正端连接，第二 NMOS管N2的源极分别与二极管D的负端和高压输出驱动模块21的悬浮电源端连接，并作为高压驱动芯片的第3引脚，第二 NMOS管N2的栅极与非门M的输出端连接，电压转换模块23的接地端作为高压驱动芯片的第5引脚，电压转换模块23的输入端作为高压驱动芯片的第7引脚，电压转换模块23的输出端与高压驱动逻辑模块22的输入端连接，高压驱动逻辑模块22的第一个输出端与非门M的输入端连接，高压驱动逻辑模块22的第二个输出端与高压输出驱动模块21的输入端连接，高压输出驱动模块21的输出端作为高压驱动芯片的第2引脚，高压输出驱动模块21的悬浮地作为高压驱动芯片的第I引脚。
[0028]上述，第一比较器B1、第二比较器B2、第三比较器B3、第四比较器B4、第五比较器B5均采用现有的比较器;运算放大器F1、RS触发器Cl均采用现有技术；第一匪OS管N1、第二NMOS管N2均采用现有的NMOS管;第一 NPN三极管P1、第二 NPN三极管P2均采用现有的NPN三极管;压控振荡器VCO采用现有技术;第一稳压二极管Z1、第二稳压二极管Z2均采用现有的稳压二极管；电流源Y采用现有技术。
[0029]上述，欠压检测模块12采用现有的欠压检测电路；电压转换模块23采用现有的电压转换电路。
[0030]上述，控制逻辑模块11就是低压控制芯片91的信号处理器，其采集不同引脚上的电压变化，一旦超过设定值，将改变低压控制芯片91的工作状态，例如，一旦低压控制芯片91的第8引脚(DIS)的电压超过1.85V，那么第一比较器BI输入到RS触发器Cl的电平就会翻转，同样的RS触发器Cl的输出电平就会翻转，输入到控制逻辑模块11的电平发生改变，控制逻辑模块11的输出信号输入到驱动逻辑模块13的信号将变为低电平，驱动逻辑模块13的两路输出信号也将都变为低电平；同理，低压控制芯片91的第5引脚(STBY)的电压低于1.25V时，驱动逻辑模块13的两路输出信号也将都变为低电平;低压控制芯片91的第7引脚(LINE)的电压低于1.25V或者超过6V时，驱动逻辑模块13的两路输出信号也将都变为低电平;低压控制芯片91的第6引脚(ISEN)的电压超过1.5V时，驱动逻辑模块13的两路输出信号也将都变为低电平。正常状态下，控制逻辑模块11输入到驱动逻辑模块13的输出信号为方波信号，幅值为O?5V，频率同压控振荡器VCO的输出频率一致。
[0031]上述，驱动逻辑模块13是低压控制芯片91和高压驱动芯片92驱动信号的控制模块，它是将欠压检测模块12的输出信号和控制逻辑模块11的输出信号处理后输出，当低压控制芯片91的电源电压小于设定值时，驱动逻辑模块13的两路输出信号为低电平，且驱动逻辑模块13的这个输出信号没有电流能力。正常状态下，驱动逻辑模块13的两路输出信号为方波信号，幅值为0~5V，方向相反，频率同压控振荡器VCO的输出频率一致。
[0032]上述，驱动逻辑模块13的一路输出信号经过低压驱动模块14处理输出，经过低压驱动模块14的处理使得这路信号有电流能力，用于驱动外围电路的MOS管M2。
[0033]上述，逻辑电路15是检测低压控制芯片91的第8引脚(DIS)、低压控制芯片91的第5引脚(STBY)和低压控制芯片91的第6引脚(ISEN)的采集信号，当低压控制芯片91的第8引脚(DIS)的电压超过1.85V，低压控制芯片91的第5引脚(STBY)的电压低于1.25V和低压控制芯片91的第6引脚(ISEN)的电压超过1.5V，三个条件任一条件满足时，逻辑电路15的输出信号将变为低电平，低压控制芯片91的第9引脚(PFC_ST0P)的输出信号变为低电平，关断前级PFC电路。正常状态下，低压控制芯片91的第9引脚(PFC_ST0P)的输出信号为5V高电平。
[0034]上述，高压输出驱动模块21与低压驱动模块14的功能类似，高压驱动逻辑模块22与驱动逻辑模块13的功能类似，用于驱动外围电路的MOS管Ml。
[0035]上述，控制逻辑模块11、驱动逻辑模块13、低压驱动模块14、逻辑电路15、高压输出驱动模块21、高压驱动逻辑模块22在明确功能的前提下，在本申请公开的连接关系的基础上能够给出相应的详细实现电路。
【主权项】
1.一种双芯片封装实现的大功率谐振电源控制芯片，其特征在于包括引线框架，所述的引线框架具有一个封装面，所述的封装面上设置有16个相互隔离且绝缘的引出脚，且第I个引出脚至第16个引出脚分别为软启动端、过载电流延迟关断端、定时电容端、最低振荡器频率设置端、间歇工作模式门限端、输入电流检测端、输入电压检测端、闭锁式驱动关闭端、前级PFC控制器的控制通道端、IC功率和信号地、低侧门级驱动输出端、电源端、空引脚、高侧门级驱动的悬浮地、高侧门级驱动输出端、高侧门极驱动输出悬浮电源端，所述的封装面上封装有采用低压工艺制成的低压控制芯片和采用高压工艺制成的高压驱动芯片，所述的低压控制芯片具有14个相互隔离且绝缘的引脚，且第I个引脚至第14个引脚分别为软启动端、过载电流延迟关断端、定时电容端、最低振荡器频率设置端、间歇工作模式门限端、输入电流检测端、输入电压检测端、闭锁式驱动关闭端、前级PFC控制器的控制通道端、IC功率和信号地、低侧门级驱动输出端、电源端、高压信号电源端、高压信号输出逻辑控制端，所述的高压驱动芯片具有7个相互隔离且绝缘的引脚，且第I个引脚至第6个引脚分别为高侧门级驱动的悬浮地、高侧门级驱动输出端、高侧门极驱动输出悬浮电源端、电源端、IC功率和信号地、高压信号电源端、高压信号输入逻辑控制端，所述的低压控制芯片的第I个引脚至第12个引脚与所述的封装面上设置的第I个引出脚至第12个引出脚一一对应的连接，所述的低压控制芯片的第13个引脚与所述的高压驱动芯片的第6个引脚连接，所述的低压控制芯片的第14个引脚与所述的高压驱动芯片的第7个引脚连接，所述的高压驱动芯片的第I个引脚至第3个引脚与所述的封装面上设置的第14个引出脚至第16个引出脚一一对应的连接，所述的高压驱动芯片的第4个引脚与所述的封装面上设置的第12个引出脚连接，所述的高压驱动芯片的第5个引脚与所述的封装面连接，所述的封装面与所述的封装面上设置的第1个引出脚连接。2.根据权利要求1所述的一种双芯片封装实现的大功率谐振电源控制芯片，其特征在于所述的低压控制芯片和所述的高压驱动芯片均通过导电胶固定于所述的封装面上。3.根据权利要求1或2所述的一种双芯片封装实现的大功率谐振电源控制芯片，其特征在于所述的低压控制芯片包括第一比较器、第二比较器、第三比较器、第四比较器、第五比较器、运算放大器、RS触发器、第一 NMOS管、第一 NPN三极管、第二 NPN三极管、压控振荡器、第一稳压二极管、第二稳压二极管、控制逻辑模块、欠压检测模块、驱动逻辑模块、低压驱动模块、电阻、电流源、逻辑电路;所述的第一比较器的同相输入端作为所述的低压控制芯片的第8引脚，所述的第一比较器的反相输入端接入内部基准输出的1.85V电压，所述的第一比较器的输出端与所述的RS触发器的S输入端连接，所述的RS触发器的Q输出端与所述的控制逻辑模块的第一个输入信号端连接，所述的第二比较器的反相输入端作为所述的低压控制芯片的第5引脚，所述的第二比较器的同相输入端接入内部基准输出的1.25V电压，所述的第二比较器的输出端与所述的控制逻辑模块的第二个输入信号端连接，所述的运算放大器的反相输入端作为所述的低压控制芯片的第4引脚，所述的运算放大器的同相输入端接入内部基准输出的2V电压，所述的运算放大器的输出端与所述的第一 NMOS管的栅极连接，所述的第一 NMOS管的源极与所述的运算放大器的反相输入端连接，所述的第一 NMOS管的漏极与所述的压控振荡器的控制端连接，所述的第一 NPN三极管的集电极作为所述的低压控制芯片的第I引脚，所述的第一 NPN三极管的发射极接地，所述的第一 NPN三极管的基极与所述的控制逻辑模块的第一个输出端连接，所述的压控振荡器的输入端作为所述的低压控制芯片的第3引脚，所述的压控振荡器的输出端与所述的控制逻辑模块的第三个输入信号端连接，所述的控制逻辑模块的第二个输出端作为所述的低压控制芯片的第2引脚，所述的控制逻辑模块的第三个输出端与所述的驱动逻辑模块的第一个输入端连接，所述的控制逻辑模块的第四个输出端作为所述的低压控制芯片的第13引脚，所述的欠压检测模块的输入端作为所述的低压控制芯片的第12引脚，所述的欠压检测模块的输入端与所述的第一稳压二极管的负端连接，所述的第一稳压二极管的正端接地，所述的欠压检测模块的输出端与所述的驱动逻辑模块的第二个输入端连接，所述的驱动逻辑模块的第一个输出端作为所述的低压控制芯片的第14引脚，所述的驱动逻辑模块的第二个输出端与所述的低压驱动模块的输入端连接，所述的低压驱动模块的输出端作为所述的低压控制芯片的第11引脚，所述的低压驱动模块的接地端作为所述的低压控制芯片的第10引脚，所述的第三比较器的同相输入端与所述的第四比较器的同相输入端连接，且其公共连接端作为所述的低压控制芯片的第6引脚，所述的第三比较器的反相输入端接入内部基准输出的1.5V电压，所述的第三比较器的输出端与所述的控制逻辑模块的第四个输入信号端连接，所述的第四比较器的反相输入端接入内部基准的0.8V电压，所述的第四比较器的输出端与所述的控制逻辑模块的第五个输入信号端连接，所述的第五比较器的同相输入端作为所述的低压控制芯片的第7引脚，所述的第五比较器的同相输入端分别与所述的电流源的电流流入端和所述的第二稳压二极管的负端连接，所述的电流源的电流流出端接地，所述的第二稳压二极管的正端分别与所述的第二 NPN三极管的基极和所述的电阻的一端连接，所述的第二 NPN三极管的集电极与所述的控制逻辑模块的第六个输入信号端连接，所述的第二 NPN三极管的发射极接地，所述的电阻的另一端与所述的第二 NPN三极管的发射极连接，所述的第五比较器的反相输入端接入内部基准输出的1.25V电压，所述的第五比较器的输出端与所述的控制逻辑模块的第七个输入信号端连接，所述的第五比较器的输出端输出的信号控制所述的电流源的开关，所述的低压控制芯片的第5引脚、第6引脚、第8引脚各自的输入信号作为所述的逻辑电路的输入信号，所述的逻辑电路的输出端作为所述的低压控制芯片的第9引脚； 所述的高压驱动芯片包括二极管、第二匪OS管、非门、高压输出驱动模块、高压逻辑控制模块、电压转换模块，所述的第二 NMOS管的漏极作为所述的高压驱动芯片的第6引脚，所述的第二 NMOS管的漏极与所述的二极管的正端连接，所述的第二匪OS管的源极分别与所述的二极管的负端和所述的高压输出驱动模块的悬浮电源端连接，并作为所述的高压驱动芯片的第3引脚，所述的第二 NMOS管的栅极与所述的非门的输出端连接，所述的电压转换模块的接地端作为所述的高压驱动芯片的第5引脚，所述的电压转换模块的输入端作为所述的高压驱动芯片的第7引脚，所述的电压转换模块的输出端与所述的高压逻辑控制模块的输入端连接，所述的高压逻辑控制模块的第一个输出端与所述的非门的输入端连接，所述的高压逻辑控制模块的第二个输出端与所述的高压输出驱动模块的输入端连接，所述的高压输出驱动模块的输出端作为所述的高压驱动芯片的第2引脚，所述的高压输出驱动模块的悬浮地作为所述的高压驱动芯片的第I引脚。4.根据权利要求1所述的一种双芯片封装实现的大功率谐振电源控制芯片，其特征在于所述的引线框架为直插十六脚的引线框架或为贴片十六脚的引线框架。
【文档编号】H01L23/495GK205428909SQ201620107587
【公开日】2016年8月3日
【申请日】2016年2月3日
【发明人】钟晓辉
【申请人】日银Imp微电子有限公司