专利名称：含保护环的scr esd保护的制作方法
技术领域：
本发明涉及半导体器件的加工。更具体地说，本发明涉及用 于微电子电路的静电放电(ESD)保护。
背景技术：
静电放电(ESD)事件会由于电流过载或反向偏压而造成对 电路元件的损坏。例如，ESD事件通过电路的传播会导致晶体管极大 地超过其电流容量，受到物理损坏并最终失效。随着电路变得更小且 电压水平被降低，失效的可能性会增大。相对短的时间内施加于器件 上的高电压或高电流可能导致产生ESD事件。例如，ESD事件有时会 由多种因素所导致，如与人体的接触、加工或测试设备等机械，或处 于电噪声环境中等，这在很多应用中都可能发生。在电子器件中会发 生各种ESD事件，包括集成电路的焊盘(pad)之间的放电、电源端子 之间的放电以及焊盘和电源端子之间的放电。在本技术领域中利用各 种ESD保护电路来保护集成电路(IC)在加工、测试和操作过程中免 受由于发生ESD事件而造成的损坏。 一般地，设计ESD保护电路来保 护输入/输出引脚或端子并由此屏蔽集成电路的内部电路免受静电能的 过大放电或突然放电。集成电路中的每个引脚必须耦合到合适的ESD 保护电路上，从而使ESD放电电流避开芯片内部易受损坏的部分。同 样地，常常在IC内的每对正极和负极引脚之间提供ESD放电通路。
ESD放电是短暂的瞬变事件，其持续时间通常小于1毫秒， 而其电压要远高于正常操作电压范围。此外，与这些短暂脉冲相关的 上升时间通常小于约20纳秒。ESD保护电路必须是几乎即时导通的， 以便于分流所产生的ESD电流。但是，ESD保护电路必须不响应较小 的增压，如平常芯片操作中的正常上电(power-up)事件。如果ESD 保护电路在正常操作过程中被错误触发并导通，则会危及IC的预期功 能。此外，除了在需要时能触发ESD保护之外，在ESD脉冲持续时间内ESD保护电路必须保持在高传导状态以便所有的ESD能量被安全地 放电。如果ESD保护电路过早地关断，有害的电势会快速增大并导致 器件失效。然而，ESD保护电路的另一个相冲突的需求是在ESD事件 之后不再需要ESD保护时需要将其关断。本技术领域所知的很多ESD 保护单元都有在ESD事件后锁定(latch-up)在"导通(on)"状态的 趋势。本领域的技术人员需要在很多因素之间进行平衡折中，这些因 素包括ESD保护、电阻和芯片面积约束等。
已知在一些应用中利用硅可控整流器(SCR)ESD保护单元， 这主要是为了节约管芯面积。阻碍SCR更广泛应用的一个问题在于当 面对快速瞬变(有时被称为"速射(rate firing)")时它们有锁定的趋 势。因此，SCRESD保护单元会被快速瞬变而非ESD事件触发，或者 可以在超过触发ESD事件的持续时间后仍保持在"开"状态。很明显 假(spurious)触发无助于提供ESD保护而且从功耗的观点来看锁定是 不需要的，因为其允许被锁定的ESD保护单元在不需要ESD保护的时 候仍汲取电源电流。利用SCR电路进行ESD保护时遇到的另一个问题 是方向性(directionality)。由于普通SCR电路操作以对负电压或正电 压均作出响应，就本领域所知可成对地利用相反的SCRESD保护电路 进行双向应用。在这些实例中通常利用浮动N阱来隔离单独的SCR， 这使得SCR对更易于速射(rate firing)。因此，尽管有时利用SCR电 路来保护相关电路免受ESD过压应力造成的损坏，但与未保护电路相 比，静电流损耗较高且管芯面积较大。
由于这些和其它问题，有必要构建向微电子电路提供SCR ESD保护的电路和方法，该SCR ESD保护具有减小的面积和低泄漏， 但不会不利地影响在正常操作过程中功能性电路通路的性能。发明内容
通过实施本发明的原理，并依照其优选实施例，本发明提供 用于保护微电子电路免受ESD事件造成的损坏的方法和电路。
依据本发明的一个方面，公开了用于在快速瞬变环境中保护 电子电路免受ESD损坏的方法。包含于优选实施例中的步骤包括通过 操作将SCR电路耦合到需要保护的电子电路的端子上。向该SCR电路提供完整的保护环，以便将SCR与快速瞬变屏蔽开。向该SCR保护环 提供选择的内置电阻，以便在出现ESD事件时为SCR提供触发电流。
依据本发明的其它方面，所述保护环电阻在2-1000欧姆的 范围内进行选择。
依据本发明的另一个方面，优选实施例利用保护环电阻器， 这些保护环电阻器是利用硅化阻止(silicide block)工艺进行加工的。
依据本发明的另一个方面，依照本发明优选实施例的ESD 保护单元包括SCR电路，其耦合到需要ESD保护的相关电路的通路中。 该SCR电路进一步包括正偏SCR结处的保护环。提供包含于SCR保 护环中的电阻器来用于在出现ESD事件时触发SCR。[Oil]本发明具有多个优点，其包括但不局限于向微电子电路(包 括面对快速瞬变的电路)提供具有低保持电压(holding voltage)和小 面积的ESD保护单元。通过仔细考虑本发明代表性实施例的详细说明 并结合附图，本领域的技术人员可以理解本发明这些和其它特性、优 点和好处。
图1 (现有技术)是简化示意图，其展示出对SCR ESD单 元的晶体管等效示例的纵览；
图2是简化示意图，其展现出SCRESD单元的优选实施例 和本发明的方法的示例；
图3是局部剖面视图，其展现出本发明SCR ESD保护单元 结构的优选实施例的示例；以及
图4是局部剖面视图，其展现出本发明SCRESD保护单元 结构的可替代优选实施例的示例。
具体实施方式
通过认识本领域技术人员所知的硅可控整流器(SCR)可以 增强对本发明的理解。SCR起到能够在几纳秒内打开和关闭的极快开 关的功能。通过图1 (现有技术)的等价电路中所示的两个晶体管可以 理解SCR的操作。本领域所熟悉的四层PNPN结构具有与内部P区相连接的栅极G。施加于栅极G的小的负电流将NPN晶体管偏置到截止 状态，且环路增益小于单位增益。在这些条件下，输出端子A和C之 间仅有的电流是两个晶体管非常小的截止集电极电流。因此A和C之 间的阻抗非常高。当向端子G施加正电流时，NPN晶体管被偏置到导 通状态，导致其集电极电流升高。由于NPN晶体管的电流增益随增大 的集电极电流而增大，会达到"击穿/穿通(breakover)"点。在这一点 上，两个晶体管的集电极电流快速增大到仅受到外部电路限制的某个 值，两个晶体管均被驱动到饱和状态，且A和C之间的阻抗非常低。 只有当阳极电流积累达到足以维持导通的某点时(几纳秒)才需要栅 电流。从阴极C到阳极A的导通开始之后，去除栅电流没有任何影响。 因此SCR保持导通状态，直到由于集电极(C到A)电流减小到低于 维持导通所必须的某个值而被关断。因此，可以利用在栅极G上施加 正电流来触发SCR，为了实用目的将其从开路转变为短路。可以利用 该短路通路来使受保护的电路避开潜在破坏性的ESD电流。
迄今为止利用SCR来进行ESD保护还被局限于不会遇到快 速瞬变的应用中。这是因为，除了击穿，过快速的电压变化(dv/dt) 也会触发SCR。这会发生是因为PNPN结构在PN结中具有固有电容。 根据其特征，电容器通过汲取或提供电流来对抗电压的变化。SCR结 两端的快速电压变化会促使结电容汲取足够的电流来激活PNP/NPN 晶体管对，并触发SCR。但是本发明克服了这一问题，提供方法和电 路来使SCR ESD保护单元适用于快速瞬变应用。
本发明提供SCRESD保护单元，其具有有利于双向和快速 瞬变应用的特征。该SCR ESD保护单元被用于向相关IC电路提供保 护。在图示说明优选实施例的方法和电路的俯视图中，图2描述了本 发明含保护环的SCRESD保护单元10。电路10具有输入端子12和输 出端子14，其用于耦合来保护相关电路的端子或引脚(未图示)。本领 域技术人员应了解受保护的相关电路可以釆用很多可替代的形式而不 影响本发明的实行。优选地，SCRESD单元IO的每个端子12， 14具 有相似的P+保护环15jn、 150UT。要指示邻近输入端子12和输出端子 14的结构，对当前示例来说，谈到功能，是通过分别添加下标IN和 OUT来区分在本文中用于指示相似结构的参考数字。优选地，在相反7端子12、 14处的保护环结构15^、 15ouT具有相似的结构，尽管依照 所引入ESD事件的极性它们会起到不同的作用。本领域技术人员应该 了解所展示和描述的实施例是双向的，本发明在一个方向上的操作是 在另一个方向上操作的镜像。因此，针对示例的意图，这里的说明指 向一个方向，假定将足够大的正触发电压从输入端子12施加到输出端 子14。
保护环15jN被划分为第一 P+区16w和第二P+区17w。保护 环15w的划分由一对电阻器26!n,来维持，在该示例中由硅化阻止电阻 器26^来实现。作为替代可以利用其它电阻器位置和结构，只要保护 环15w被分割为两个功能性区域，例如所示和所述的16jn, 17IN。应该 理解可以将所需的电阻以各种物理形式合并到保护环中，附图中所示 的电阻器是用于描述本发明优选实施例的操作的示例，并不代表局限 到特别的构架或分离的电阻器。例如，作为替代这些电阻器可以以多 晶硅、金属或扩散区等形式来实现。保护环15w包围N+区18w。 P+ 保护环15jn和N+区18jn均被包含于P型衬底20!n中。在端子12、 14 之间提供N阱22，且利用隔离结构24 (优选N阱30并结合N型埋层 (NBL) 28)来电隔离至少一个端子，在本示例中为输入端子12。本 领域技术人员会认识到体现本发明的SCR ESD单元10可以利用各种 可替代形状和方向来实现，只要提供完整的保护环15jn、 150UT。可以 利用功能上等价的配置而不偏离本发明。例如，可以作出各种变化， 如仅在输入端子或输出端子提供隔离，或改变P区和N区的布局等， 这并不改变本发明。
实际上，含保护环的SCRESD单元10被连接到要受保护免 于ESD事件的相关电路上。现在主要参考图3，沿着由箭头ll所示的 PNPN电流通路可以简要说明本发明操作的示例。在端子12处发生 ESD事件会对电阻器26ouT设置负载。电阻器26ouT汲取足够的电流来 减轻对P区20OUT的偏置，以便触发SCR ESD单元10，这然后通过输 出端子14使过多的ESD能量避开输入端子12处的受保护电路。可以 从图3看出，PNPN通路11从端子12开始，到保护环16rN端子侧的 P+材料，再到下面的P型材料20!n,到分界N型势垒22，再到P型材 料20out，接着到N+18out，并最终到达输出端子14。通过检查该图，本领域技术人员应该理解，在反向极性ESD事件的情况下，可以实现 从输出端子14到输入端子12的镜像PNPN通路。
当面对快速瞬变时，完整的保护环结构15IN、 15qut防止SCR ESD保护单元10发生锁定。完整的保护环可有效地表现为滤波器，其 防止由于在快速瞬变电压摆动(swing)过程中电流积累在PN结内而 形成锁定。已发现所示和所述的本发明的示例实施例在具有快速瞬变 (例如，>10V/ns)的应用中有用，且没有错误的触发。因此，本发明 可以被用于向预期中有快速瞬变的应用(例如，在相对快速的驱动电 路中)提供ESD保护。此外，本发明可以被用于双向应用中，其中受 保护电路会受到电压摆动的影响，这些电压摆动将输入端子带到高于 和低于输出端子电压的电压水平上。例如，所示和所述的本发明优选 实施例可以被用于保护高速驱动端子，其受到从-30V到+30V的电压摆 动。
如这里其它地方所示，保护环15tN、 15out具有提供用于触 发SCRESD保护单元10的电阻26w、 26out的特征。提供合适电阻器 26w、 26ouT的一个优选技术包括利用本技术领域所知的硅化阻止工艺 (blocked silicide process)在所示保护环15m、 15out的SCR表面侧17jn、 17ouT布置电阻区。在硅化阻止工艺中，可防止在需要电阻的区域形成 低电阻硅化物层。在此处所述的当前优选实施例中这些电阻器指的是 硅化阻止(silicide block)电阻器。尽管利用普通加工技术来实现本发 明的电阻器时硅化阻止工艺是优选，但也可以利用提供用于触发SCR 的电阻的可替代方法。已经确定电阻水平在约2至1000欧姆范围内特 别适用于实现本发明的优选实施例。这一电阻范围一般利用当前常用 的加工尺寸，例如，总面积 40umX80um。这一尺寸及由此产生的电 阻可以发生改变而不偏离本发明的原理。例如，使ESD保护单元的尺 寸增大一倍可以使该电阻范围降低约一半。本领域技术人员应该认识 到实现本发明的双向方面是因为所示和所述的电阻器26jN、 26ouT的效 果。对电阻的数量进行选择以便提供足以触发SCR ESD单元10来对 某一电压水平作出响应的电流，该电压水平是基于相关电路的预期操 作预先确定的。电阻器26上没有负载，泄漏电流是低的，因为SCR ESD 单元10不导通。因此，在功耗方面本发明是有效的。
图4示出了本发明可替代实施例的局部截面视图。这里示出 了对称的构形，其包括对SCRESD单元10的两个端子12、 14的隔离。 如图所示，扩展的隐埋N阱28位于输入端子12和输出端子14之下。 通过添加外部N阱30来隔离端子12、 14,该外部N阱30与N埋层 28相连且与每个端子12、 14邻接。在这一实施例中，不论极性如何均 对连接到受保护电路上的端子进行隔离。在其它方面，本示例在结构 和操作方面与图2和图3所示和所述的示例相似；对ESD事件作出响 应的电流通路，即PNPN结构，是相同的。
本发明的方法和电路提供多个优点，其包括但不局限于提供 具有减小的面积和功耗的可靠双向ESD保护。本发明另外的优点包括 在双向操作环境中提供快速有效的ESD保护并避免由快速瞬变所导致 的锁定的能力。尽管通过参考某些示例性实施例对本发明进行描述， 这里所描述的实施例并不认为是限制意义上的。通过参考附图、说明 书和权利要求，对本领域技术人员来说这些示例性实施例的各种修改 和组合以及本发明的其它优点和实施例是很明显的。
权利要求
1.一种保护电子电路免受ESD损坏的方法，其包括通过操作将SCR电路耦合到所述电子电路的端子上；向所述SCR电路提供完整的保护环以屏蔽所述SCR免于被快速瞬变所触发；向所述保护环提供电阻以便在出现ESD事件时触发所述SCR。
2. 根据权利要求1所述的保护电子电路免受ESD损坏的方法，其 进一步包含在大约2-1000欧姆的范围内选择所述保护环电阻的步骤。
3. 根据权利要求1所述的保护电子电路免受ESD损坏的方法，其 进一步包含选择小于2欧姆的所述保护环电阻的步骤。
4. 根据权利要求1所述的保护电子电路免受ESD损坏的方法，其 中向所述保护环提供电阻的步骤进一步包含利用硅化阻止工艺在所述 保护环中加工一个或更多个电阻器。
5. 根据权利要求1所述的保护电子电路免受ESD损坏的方法，其 进一步包含隔离端子耦合的步骤。
6. —种包含ESD保护单元的集成电路，其包含一 SCR电路，其被耦合到相关电路的通路中来进行ESD保护， 所述SCR电路在正偏SCR结处具有保护环；一电阻器，其处于所述SCR保护环中，用于在出现ESD事件时触 发所述SCR。
7. 根据权利要求6所述的集成电路，其进一步包含一第二 SCR电路，其被耦合到所述相关电路的所述通路中来进 行ESD保护，至少一个所述SCR电路在所述正偏SCR结处具有所述 保护环；其中所述电阻器包含被合并到每个含保护环的SCR电路中的电 阻器，其用于在出现ESD事件时触发所述含保护环的SCR电路。
8. 根据权利要求6或7所述的ESD保护单元，其中所述电阻器具 有处于大约2-1000欧姆的范围内的电阻值。
9. 根据权利要求6或7所述的ESD保护单元，其中所述电阻器具 有小于2欧姆的电阻值。
10. 根据权利要求6或7所述的ESD保护单元，其进一步包含用 于隔离耦连到所述相关电路的隔离结构。
11.根据权利要求6或7所述的ESD保护单元，其中所述隔离结 构进一步包含N阱和相邻的N埋层。
12.根据权利要求6或7所述的ESD保护单元，其中所述隔离结 构进一步包含与两个相邻N阱相连的N埋层。
全文摘要
公开了利用SCR ESD单元(10)保护电子电路免受ESD损坏的方法和电路。将SCR电路耦合到需要ESD保护的相关微电子电路的端子。向用于本发明的ESD单元内的SCR提供完整的保护环，以便屏蔽SCR免于被快速瞬变所触发。在保护环中提供电阻器(26)以便用于在出现ESD事件时触发SCR。公开了本发明的示例性优选实施方式，其中硅化阻止电阻器在约2-1000欧姆或更小的范围内。
文档编号H02H3/00GK101258656SQ200680032440
公开日2008年9月3日 申请日期2006年7月10日 优先权日2005年7月8日
发明者R·M·斯泰因霍夫 申请人:德克萨斯仪器股份有限公司