专利名称：限制输出高电压的混合型芯片上调节器的制作方法
技术领域：
本公开一般地涉及调节器，更特定地但非排他地涉及用于集成电路的混合型调节
O
背景技术：
在现代互补金属氧化物硅(CMOS)技术中，数据输出电路通常是通过推挽式驱动 电路来实现。推挽式驱动电路包含上拉装置及下拉装置。上拉装置通常使用PM0SFET以将 输出端子驱动到电源电压。该下拉装置通常使用NM0SFET将输出端驱动到地电压。然而， 当使用电源的不同电压电平来在两个分别的芯片之间实现逻辑高电压(VOH)时，为了具有 相同的逻辑高电压，有必要限制来自较高电源输出驱动电路的输出高电压(VOH)。本公开示 出了 一种将输出高电压限制到参考电压电平的电路。
将参考附图描述本发明的非限制性、非穷举性的实施例，除非另有说明，贯穿各个 附图中的类似参考标号代表类似的部分。图1是示例MIPI PHY输出线电平的图示。图2是使用传统电压调节器的驱动器电路的图示。图3是样本输出电压产生电路的图示。图4是使用固有(native) NM0S/NM0S晶体管的具有稳定性的示例输出电压产生电 路的图示。图5是具有电容稳定性及预驱动器电路的示例输出驱动器的图示。图6是使用固有NM0S/NM0S晶体管的具有预驱动器电路及稳定性的示例输出驱动 器的图示。
具体实施例方式此处描述限制输出高电压的混合型芯片上调节器的一个实施例。在以下描述中， 众多具体的细节被陈述以提供实施例的彻底理解。然而，本领域技术人员将可了解，此处 描述的技术可在不需要一个或多个具体细节的情况下实施，或用其它方法、组件、材料等实 施。在其它例子中，众所周知的结构、材料、或操作并未显示或并未详述以避免混淆某些方贯穿此说明书提及的“一个实施例”意味着结合该实施例所描述的特定特性、结 构、或特征被包含在本发明的至少一实施例中。如此，“在一个实施例中”或“在实施例中” 的短语在贯穿此说明书的不同地方的出现未必都需要关于相同实施例。此外，特定特性、结 构、或特征可能在一个或多个实施例中以任何合适的方式被组合。总的来说，各种高速差分串行链接标准已经被设计来适应增加的芯片外的数据率 通信。高速USB、火线(IEEE-1394)、串行ATA及SCSI是在PC工业中用于串行数据传输的一些标准。低电压差分发信(low voltagedifferential signaling, LVDS)也已经在传输 侧串行数据通信中被实施。此外，厂商(诸如蜂窝电话公司)已经提议“subLVDS”标准，其是LVDS标准的较小 电压摆动的修改形式。subLVDS已被建议用于紧凑型相机端口 2 (Compact CameraPort 2， CCP2)规格以用于(例如)图像传感器与板载系统之间的串行通信。CCP2 是标准移动成像架构(Standard Mobile Imaging Architecture，SMIA)标准 的部分。典型的LVDS/subLVDS电平在供电电压VDD与VSS之间具有一输出共模电平(Vcm)。 例如，用于CCP2的发送器(Tx)通常具有150mV的输出信号摆动(Vod)，其具有0. 9伏特的 中心电压Vcm。除高速数据(诸如图像数据)外，低速芯片控制信号经常在主机与客户端之间被 传输。一些新的协议已经被开发用于使用共模电平进行高速(“HS”)至低功率(“LP”) 的状态改变。在不同蜂窝电话公司之间的共同努力已经定义了新的物理层(PHY)标准。该 PHY 标准定义该移动产业处理器接口(Mobile Industry Processor Interface，MIPI)，其 将高速图像数据传输与在单一通信信号通路(“路径(lane)”)中的低速控制信号组合。图1是示例MIPI PHY输出线电平的图示。发送器功能(诸如“路径状态”)可通 过驱动具有某些线电平的路径而被编程。例如，该高速传输(HS-TX)利用低共模电压电平 (Vcm 0. 2伏特)及小振幅(Vod 0. 2伏特)来差分地驱动路径。在HS-TX状态下，该HS-TX 的逻辑高电平(Voh 0. 3伏特)比VDD相对低很多。在低速传输(LP-TX)期间，该输出信号通常在O伏特与1. 2伏特之间转换。为了 以信号通知从HS-TX至LP-TX状态的转变，通过使Vcm从0. 2伏特的低电平转换至1. 2伏 特的高电平，LP逻辑高同时呈现在两个输出垫(Dp及Dn)上。客户端侧的接收器(与发送 器的输出耦合)响应于声称的LP逻辑高的呈现而调整其从HS至LP的接收状态。该MIPI标准在移动设备内部的组件之间指定高速串行接口。正如在上面所讨论 的，该MIPI标准低功率信号指定1. 2伏特的输出电压摆动，其具有相对慢的上升及下降时 间。1.2伏特的输出高电压通常不同于很多半导体技术提供的电源电压。该低功率驱动器 通常具有单独的1.2伏特电源，其通常从一调节器输出或从一输出电压限制电路被驱动。低功率驱动器的峰值电流可超过20毫安，这是因为该低功率驱动器虽然可能产 生使多达6个驱动器同时工作的功率，但通常驱动高电容性负载。当电压调节器被用于向 传统的推挽式CMOS低速驱动器(在以下图2中被说明)提供1.2伏特电源时，一外部电容 器(例如具有0. 1 μ F的示例容量)保持Voh值及减少在输出电压中的电压波动。此方式 增加了额外1/0(输入/输出)垫(pad)及成本，且增加了组件及系统的空间需求。图2是使用传统电压调节器的驱动器电路的图示。电路200包含电压调节器210、 预驱动器220、PMOS晶体管230、NMOS晶体管240及外部电容器250。在操作中，用于电路 200的电源电压是通过电压调节器210而产生的，其限制输出信号的逻辑高电平。电压调 节器210的输出电压经常被用作用于8个之多的推挽式CMOS输出驱动器电路的供电电压。 推挽式CMOS输出驱动器电路可通过如图所示的将晶体管230与晶体管240串行耦合而形 成。然而，当输出驱动器电路的负载电流相对高时，电压调节器210通常需要例如对 应的较大电容值。外部电容器通常被使用，因为很多应用所需的电容值通常是0. IyF或更大(其可以被认为比集成电路中的结构可经济地提供的电容值更大)。该输出的负载电流可使用振幅I及时间T定义。该负载电流可由电压调节器210 供应，用于提供足够电荷以保持输出电压在指定限制内。电荷的量(Q)是电容(C)及(V) 的乘积；因此Q = IT = CV。调节器回路(通常需要大于IOOns的响应时间)通常被使用以在存在负载电流变 化时维持输出的电压。外部电容器的大电容用于(临时)在负载电流改变时减少输出电压 的改变。当额外电荷能由外部电容器提供时，输出电压的累积电压下降可显著减少。当累 积电压下降的时间的长度至少与调节器回路响应时间一样长时，电压下降可由调节器回路 校正，调节器回路增加调节器输出电压。如此，该调节器输出的至少一小电压波动通常由于 调节器回路的相对长的响应时间而发生。当外部电容器不够大时，由外部电容器提供的电荷在更长时间内不会大幅减少电 压下降。当调节器回路校正电压下降时，调节器回路可能通过对电压下降的过强烈的反应 而超过希望的调节电压。同样地，调节器回路可能通过对电压上升的过强烈的反应而低于 希望的调节电压。过激(overshooting)(和下激(under shooting))会引起调节器输出电 压的波动。一参考电压同样可被使用以限制输出高电压。当参考电压被施加于一 NMOS晶体 管的栅极时，输出高电压以低于参考电压的NMOS阈值(Vtn)的电平被产生。输出高电压与 参考电压的差可为0. 4-0. 8伏特，其取决于处理技术，且因此经常不适合输出高电压的电 平被指定接近参考电压的应用。此外，当使用一栅极耦合参考电压而无反馈回路调整时，输 出高电压的电平可随处理条件、供电电压、操作温度中的差异与改变而变化。图3是示例输出电压产生器的图示。输出电压产生器300包含电压参考电路310、 输出驱动器320、比较器330、及由电容器340表示的输出电容。电压参考电路310可被编 程以选择希望的电压用于箝制输出电压。输出驱动器320包含开关321及322。在一个实 施例中，开关321及322是PMOS晶体管，其中每个晶体管具有用于控制端子的栅极及作为 非控制端子的源极与漏极。电压参考电路310的输出与比较器330的反相输入耦合。输出驱动器320的输出 与比较器330的非反相输入耦合。比较器330的输出与开关321 (在输出驱动器320中) 的控制端子耦合。开关321具有与电源耦合的第一非控制端子及与开关322的第一非控制 端子耦合的第二非控制端子。开关322具有与电力下降信号耦合的控制端子。开关322的 第二非控制端子与电容器340的第一端子耦合(及与比较器330的非反相端子耦合)。电 容器340的第二端子与地耦合。输出电压产生器300的电压参考电路被耦合以产生一电压参考信号。一比较器被 耦合以比较电压参考信号与驱动器输出电压，并进行响应来导通及关断用于最终驱动器输 出(未显示在此图中)的电流通路。输出电压产生器包含第一及第二开关，二者耦合(例 如，耦合成串行而使得流经该第一开关的至少部分电流流经该第二开关)。该第一及第二开 关进一步被耦合以响应于输出高电压控制信号与第一开关的控制端子的耦合而产生驱动 器输出电压。在操作中，输出驱动器300使用电压参考信号以限制输出高电压。电力下降信号 可被使用以驱动开关322的栅极。当开关321闭合(传导)时，驱动器输出信号响应于电力下降信号而被驱动。在另一实施例中，当不需要传输时，电力下降信号保存电力。参考电压信号与输出驱动器320的驱动器输出电压比较以便产生一输出高电压 控制信号。当驱动器输出信号达到电压参考信号(当开关321及322都闭合)时，输出高 电压控制信号通过打开开关321而关断输出驱动器320的电流通路。电容器340提供一个 大负载电容，其允许比较器320足够快地响应(相对于比较器330的回馈通路的响应时间) 以关断电流通路而使得回馈通路被稳定。负载电容在输出信号的传输路径中通常包含电容 (寄生或其它)结构。任意(或两者)开关321及322可被打开以保存用于电力下降模式 的电力。图4是使用固有NM0S/NM0S晶体管的具有稳定性的示例输出驱动器的图示。输出 驱动器400包含电压参考电路410、输出驱动器420、比较器430、及由电容器440表示的输 出电容。电压参考电路410可被编程以选择希望的电压用于输出电压的输出高电平。电容 器440可以是电容负载和/或能量储存装置。输出驱动器420包含开关421、422及423。 在一个实施例中，开关421及422是PMOS晶体管，且开关423是“固有"NMOS晶体管。固有 NMOS通常具有接近0伏特的阈值电压，且将传导电流直到在栅极与源极之间的电压差变为 0伏特为止。每个晶体管具有用于控制端子的栅极及作为非控制端子的源极与漏极。电压参考电路410的输出与开关423的控制端子及比较器430的一反相输入耦 合。输出驱动器420的输出电压(在开关423的第二非控制端子)与比较器430的非反相 输入耦合。比较器430的输出与开关422的控制端子(在输出驱动器420)耦合。开关422 具有与开关423的第一非控制端子耦合的第一非控制端子及与开关421的第二非控制端子 耦合的第二非控制端子。开关421具有与电力下降信号耦合的控制端子。开关421的第一 非控制端子与电源耦合。开关423的第二非控制端子与一传输线及选择性地与电容器440 的第一端子耦合。电容器440的第二端子耦合到地。在操作中，输出驱动器400使用电压参考信号以限制输出高电压。电力下降信号 可被使用以驱动开关421的栅极。当开关422闭合(传导)时，该驱动器输出信号响应于 该电力下降信号而被驱动。电压参考信号与输出驱动器420的驱动器输出信号比较以便产生一输出高电压 控制信号。当输出电压从低转变至高时，(固有NM0S)开关423用作模拟开关，其在早期上 坡阶段减少输出电压的摆动速率。较低的摆动速率提供额外的稳定性，这是因为相对低的 反馈回路贯穿比较器430而提供所致。当驱动器输出信号电压达到电压参考信号(当开关422及421都闭合)时，输出 高电压控制信号通过打开开关422而关断输出驱动器420的电流通路。传输线及/或电容 器440提供相当大的负载电容，其允许比较器430足够快地响应以关闭电流通路使得回馈 通路被稳定化。正如上讨论的，负载电容在输出电压的传输路径中通常包含结构(寄生或 其它)的电容。开关422及/或421可被打开以保存用于电力下降模式的电力。图5是具有电容稳定性及输入信号的示例输出驱动器的图示。输出驱动器500包 含电压参考电路510、输出驱动器520、比较器530、电容器540及预驱动器550。电压参考 电路510可被编程以选择希望的电压用于输出信号的输出高电平。电容器540可以是电容 负载和/或能量储存装置。输出驱动器520包含开关521、522及523。在一实施例中，开 关521及522是PMOS晶体管，开关523是NMOS晶体管。每个晶体管具有用于控制端子的栅极及作为非控制端子的源极与漏极。电压参考电路510的输出与比较器530的一反相输入耦合。比较器530的非反相 输入与输出驱动器520的输出(在开关522的第二非控制端子)耦合。比较器530的输出 与开关522的控制端子耦合。输入信号被施加于预驱动器550的输入。预驱动器550的第 一输出与开关521的控制端子耦合，预驱动器550的第二输出与开关523的控制端子耦合。开关521具有与电源耦合的第一非控制端子及与开关522的第一非控制端子耦合 的第二非控制端子。开关522具有与开关523的第一非控制端子耦合的第二非控制端子，该 第一非控制端子是输出驱动器520的输出，且进一步被耦合至电容器540的第一端子。电 容器540的第二端子耦合到地。在操作中，输出驱动器500使用电压参考信号以限制输出驱动器520的输出高电 压。输入信号通过预驱动器550被反相成两个相同输出，并且可被使用以驱动开关521及 开关523的控制端子。当开关522闭合(传导)时，驱动器输出信号响应于该输入信号而 被驱动。开关521被用于响应于输入信号的高状态而耦合电源至驱动器输出信号。电压参考信号与输出驱动器520的驱动器输出信号比较以便产生一输出高电压 控制信号。当驱动器输出信号达到电压参考信号(当开关522及521都闭合且开关523打 开时)时，输出高电压控制信号通过打开开关522而关断输出驱动器520的电流通路。传 输线和/或电容器540提供实质上大的负载电容，其允许比较器530足够快地响应(相对 于反馈回路响应时间)以关断电流通路使得回馈通路被稳定。正如上讨论的，负载电容在 输出信号的传输路径中通常包含结构的电容。开关522及/或521可被打开以保存用于电 力下降模式的电力。图6是使用模拟开关的具有差分输入信号及稳定性的示例输出驱动器的图示。输 出驱动器600包含电压参考电路610、输出驱动器620、比较器630、及预驱动器650。电压 参考电路610可被编程以选择希望的电压用于输出信号的输出高电平。输出驱动器620包 含开关621、622、623及624。在一个实施例中，开关621及622是PMOS晶体管，开关623是 NMOS晶体管，开关624是固有NMOS晶体管。每个晶体管具有用于控制端子的栅极及作为非 控制端子的源极与漏极。电压参考电路610的输出与比较器630的一反相输入及开关624的栅极耦合。比 较器630的非反相输入与输出驱动器620的输出耦合。比较器630的输出与开关622的控 制端子(在输出驱动器620中)耦合。一输入信号被施加于预驱动器650的输入。预驱动 器650的第一输出与开关621的控制端子耦合，且预驱动器650的第二输出与开关623的 控制端子耦合。输出驱动器620的输出信号与比较器630的非反相输入耦合。开关621具有与一电源耦合的第一非控制端子及与开关622的第一非控制端子耦 合的第二非控制端子。开关622具有与开关624的第一非控制端子耦合的第二非控制端子。 开关624具有第二非控制端子(其是输出驱动器620的输出)，该第二非控制端子与开关 623的第一非控制端子耦合。在操作中，输出驱动器600使用电压参考信号以限制输出高电压。输入信号通过 预驱动器650被反相成两个相同输出，且可被使用以驱动开关621及开关623的栅极。当 开关622闭合(传导)时，驱动器输出信号响应于该输入信号而被驱动。开关621被用于 响应于输入信号的高状态而耦合电源至驱动器输出信号。
电压参考信号与输出驱动器620的驱动器输出信号比较以便产生一输出高电压 控制信号。当输出电压从低至高转变时，(固有NM0S)开关624用作为模拟开关，其在早期 上坡阶段减少输出电压的摆动速率。较低的摆动速率提供额外的稳定性，这是因为通过比 较器630而提供的相对慢的反馈回路。当驱动器输出信号达到电压参考信号(当开关622及621都闭合而开关623打开 时)时，输出高电压控制信号通过打开开关622而关断输出驱动器620的电流通路。正如 上讨论的，传输线的负载电容影响输出电压的摆动速率及影响由比较器630产生的反馈回 路的稳定性。开关622和/或开关621可被打开以保存用于电力下降模式的电力。以上对本发明的说明性实施例的描述，包含在摘要中所描述的，并非旨在详尽无 遗或限制本发明于所揭示的确切形式。虽然本文描述本发明的特定实施例及示例是出于阐 释性目的，但是在本发明的范围内，正如本领域技术人员所认识到的，可做不同的修改。根据以上细节描述，可以对本发明进行各种修改。在所附权利要求范围中所使用 的术语不应被解释为将本发明限制在说明书中所揭示的特定实施例。而是，本发明的范围 由所附权利要求范围所决定，权利要求将根据所建立的解释权利要求的原则而构建。
权利要求
一种驱动器电路，包括电压参考电路，所述电压参考电路被耦合以产生电压参考信号；比较器，所述比较器被耦合为将所述电压参考信号与驱动器输出信号相比较，以产生一输出高电压控制信号；以及输出驱动器，所述输出驱动器包括与第二开关耦合的第一开关，用于响应于所述输出高电压控制信号和第一输入信号而产生所述驱动器输出信号。
2.根据权利要求1的装置，其中所述输出高电压控制信号与所述第一开关耦合。
3.根据权利要求1的装置，其中所述输入信号与所述第二开关耦合。
4.根据权利要求1的装置，其中所述电压参考电路可编程为针对所述驱动器输出信号 的输出高电平，选择希望的输出电压。
5.根据权利要求1的装置，进一步包括电容器，所述电容器被耦合在地与产生所述输 出信号的所述输出驱动器的节点之间。
6.根据权利要求1的装置，其中所述电容器在包括所述输出驱动器的基板的外部。
7.根据权利要求1的装置，进一步包括固有模式晶体管，所述固有模式晶体管耦合到 所述第一和第二开关。
8.根据权利要求7的装置，其中所述固有模式晶体管是NMOS晶体管，其具有与所述电 压参考电路耦合的栅极。
9.根据权利要求1的装置，进一步包括第三开关，所述第三开关耦合到所述第一和第 二开关，其中，所述第二和第三开关是互补晶体管，并且其中，从所述输入信号反相的信号 被耦合到所述第三开关的栅极。
10.根据权利要求9的装置，进一步包括电容器，所述电容器被耦合在地与产生所述输 出信号的所述输出驱动器的节点之间。
11.根据权利要求10的装置，进一步包括第三和第四开关，所述第三和第四开关耦合 到所述第一和第二开关，其中所述第二和第三开关是互补晶体管，其中从所述输入信号反 相的信号被耦合到所述第三开关的栅极，并且其中所述第四开关是固有模式NMOS晶体管， 所述固有模式NMOS晶体管具有与所述电压参考电路耦合的栅极。
12.根据权利要求1的装置，其中不在与所述驱动器电路相同的基板上形成的一电容 器不与产生所述输出信号的所述输出驱动器的节点耦合。
13.根据权利要求1的装置，其中在产生所述输出电压的所述输出驱动器的节点上的 电容为0. IyF或更大。
14.一种方法，包括响应于电压选择信号而产生参考电压；将驱动器输出信号与所述参考电压相比较，以产生一输出高电压控制信号；以及响应于接收到的输入信号和所述输出高电压控制信号而产生所述驱动器输出信号。
15.根据权利要求14的方法，进一步包括在产生所述输出信号的所述输出驱动器的节 点上提供0.1 μ F或更大的电容。
16.根据权利要求14的方法，进一步包括配置固有模式NMOS晶体管至第一和第二开 关，所述固有模式NMOS晶体管具有与所述参考电压耦合的栅极，从而所述驱动器输出信号 的摆动速率进一步被限制。
17.—种发送器，包括可编程电压参考电路，所述可编程电压参考电路被耦合以产生电压参考信号；比较器，所述比较器被耦合为将所述电压参考信号和驱动器输出信号相比较，并且响 应以产生一输出高电压控制信号；以及输出驱动器，所述输出驱动器包括与第二开关耦合的第一开关，用以响应于所述输出 高电压控制信号和接收到的输入信号而在输出节点产生所述驱动器输出信号，其中所述输 出驱动器被配置以响应于电力下降信号将所述输出接点从电源解除耦合。
18.根据权利要求17的装置，进一步包括电容器，所述电容器被耦合在地与所述输出 节点之间。
19.根据权利要求18的装置，其中所述电容器在包括所述输出驱动器的基板的外部， 并且具有0. 1 μ F或更大的电容。
20.根据权利要求17的装置，进一步包括第三开关，所述第三开关耦合到所述第一和 第二开关，其中第二和第三开关是互补晶体管，并且其中从所述输入信号反相的信号被耦 合到所述第三开关的栅极。
21.根据权利要求20的装置，进一步包括电容器，所述电容器被耦合在地与产生所述 输出信号的所述输出驱动器的节点之间。
22.根据权利要求17的装置，进一步包括第三和第四开关，所述第三和第四开关耦合 到所述第一和第二开关，其中第二和第三开关是互补晶体管，其中从所述输入信号反相的 信号被耦合到所述第三开关的栅极，并且其中所述第四开关是固有模式NMOS晶体管，所述 固有模式NMOS晶体管具有与所述电压参考电路耦合的栅极。
23.根据权利要求22的装置，其中不在与驱动器电路相同的基板上形成的一电容器不 与所述输出节点耦合。
全文摘要
一种驱动器电路(300)提供快速安定时间、摆动速率控制以及功率效率，同时减少对大型外部电容器(340)的需求。电压参考电路(310)产生电压参考信号(Vref)。比较器(330)比较该电压参考信号与驱动器输出信号(320)并产生输出高电压控制信号。输出驱动器(320)包含耦合在一起的第一开关(321)及第二开关(322)。该第一及第二开关还被耦合为响应于将该输出高电压控制信号(333)耦合到第一开关的控制端子并将输入信号(电压下降)耦合到该第二开关的控制端子，来产生驱动器输出信号。
文档编号H02M3/335GK101919148SQ200880124827
公开日2010年12月15日 申请日期2008年12月16日 优先权日2008年1月15日
发明者查尔斯·晴勒·吴, 高润鹤 申请人:美商豪威科技股份有限公司