专利名称：对电源供应器的电磁干扰滤波器放电的启动电路的制作方法
技术领域：
本发明涉及一种电源供应器，其是尤指一种用于放电电磁干扰滤波器的启动电路。
背景技术：
切换式电源供应器已被广泛地应用于提供经调整的电源至计算机、家电装置、通讯装置等。近年来，对于切换式电源供应器的省电问题已受到相当关注。基于环境污染的限制，计算机与其它设备产品已努力朝向符合电源管理与节约能源的需求。请参阅图1，其为现有技术用于过滤电磁干扰(EMI)与提供一直流电压的电路图。如图所不，一电磁干扰滤波器(EMI Filter)位于一电源Vac与一桥式整流器10之间，电磁干扰滤波器包含一抗流圈(Choke)LpX电容(X-Capacitor)C1与C2。X电容C1跨接于电源 Vac，抗流圈L1耦接于电源Vac与桥式整流器10之间，X电容C2耦接于抗流圈L1与桥式整流器10的一输入端之间。一输入大电容Cin(Bulk Capacitor)连接于桥式整流器10的一输出端与一接地端之间，以稳定桥式整流器10的输出端的直流电压VBUS。为了符合美国与欧洲的安全规范，一般跨接一泄放电阻Rd于电磁干扰滤波器的X电容C1与C2,泄放电阻Rd将释放X电容C1与C2的储存能量，以在使用者关闭电源\c时，避免使用者发生电击的危险。实际上，只要X电容C1与C2有储存电压时，泄放电阻Rd即会有固定功率损失。此外，针对高电源，当电源供应器运作于无载时，泄放电阻Rd会消耗很多待机电源。因此，现有技术的缺点是在轻载或无载时无法达到低省电效能。由于X电容C1与C2的存在，如何减少待机电源的消耗为现今主要课题。
发明内容
本发明的目的，在于提供一种对电源供应器的电磁干扰滤波器放电的启动电路，而用于电源供应器的省电，其藉由一重置讯号将电磁干扰滤波器的一储存电压放电，而不需要设置现有技术的的泄放电阻，如此可降低电源供应器的能源消耗，以达到省电的目的。本发明的技术方案一种对电源供应器的电磁干扰滤波器放电的启动电路，其包含一侦测电路，侦测一电源，而产生一取样讯号；—取样电路，耦接该侦测电路，而依据该取样讯号产生一重置讯号；以及一延迟电路，耦接该取样电路，而依据该重置讯号产生一放电讯号；其中，该放电讯号用以放电该电磁干扰滤波器的一储存电压。本发明中，其中该侦测电路耦接该电磁干扰滤波器的一 X电容，当该取样讯号持续大于或小于一参考讯号超过一周期时，该放电讯号驱使该侦测电路放电该X电容的该储存电压。本发明中，其耦接该电源以整流该电源而产生一高电压讯号，该高电压讯号耦接该侦测电路，而产生该取样讯号。
本发明中，其中该侦测电路包含一高电压开关，耦接该高电压讯号，而产生该取样讯号，并耦接该储存电压；以及一放电晶体管，耦接该高电压开关，而依据该放电讯号放电该储存电压。本发明中，其中该侦测电路更包含—充电晶体管,稱接该闻电压开关,而充电一供应电压；一比较器，比较该供应电压与一门坎讯号，而产生一切换讯号；以及一切换电路，耦接该充电晶体管，而依据该 切换讯号切换该充电晶体管；其中，该供应电压耦接该放电晶体管，该放电晶体管依据该放电讯号下拉该供应电压至一低电压拴锁。本发明中，其中该整流器为一全波整流器或一半波整流器。本发明中，其中该取样电路包含一电压比较器，其依据该取样讯号与一参考讯号产生该重置讯号，当该取样讯号持续大于或小于该参考讯号且超过一周期时，该延迟电路依据该重置讯号产生该放电讯号。本发明中，其中该取样电路更包含一晶体管,其接收该取样讯号，并依据一频率讯号产生一输入讯号，该电压比较器比较该输入讯号与该参考讯号，而产生该重置讯号。本发明中，其中该取样电路更包含一第一电压比较器，依据该取样讯号与一第一参考讯号产生该重置讯号；以及—第二电压比较器,依据该取样讯号与一第二参考讯号产生该重置讯号；其中，当该取样讯号持续大于该第一参考讯号超过一周期，或该取样讯号持续小于该第二参考讯号超过该周期时，该延迟电路依据该重置讯号产生该放电讯号。本发明中，其中该延迟电路包含至少一正反器，其接收一脉波讯号与该重置讯号而计数一周期，以产生该放电讯号。本发明中，其中该延迟电路更依据该重置讯号产生一导通讯号，而导通一脉波宽度调变电路。本发明具有的有益效果本发明用于对电源供应器的电磁干扰滤波器放电的启动电路是用于节省电源供应器的电源，其包含一侦测电路而侦测一电源，以产生一取样讯号；一取样电路耦接侦测电路，以依据取样讯号产生一重置讯号，重置讯号用以放电电磁干扰滤波器的一储存电压。再者，启动电路更包含一延迟电路，其耦接取样电路以依据重置讯号产生一放电讯号。当取样讯号持续大于一参考讯号超过一周期，放电讯号则驱使侦测电路将电磁干扰滤波器的一 X电容的储存电压放电。
图I是现有技术电磁干扰滤波器的电路图；图2是本发明的一启动电路的一较佳实施例的电路图；图3是本发明的一较佳实施例的电源与高电压讯号的波形图；图4是本发明的启动电路的另一较佳实施例的电路图；图5是本发明的另一较佳实施例的电源与高电压讯号的波形图；以及图6是本发明的另一较佳实施例的电源与高电压讯号的波形图。
图号对照说明10桥式整流器20侦测电路210磁滞比较器30取样电路310第一电压比较器315第二电压比较器320与非门40延迟电路410第一正反器420第二正反器C1X电容C2X电容
Cin输入大电容CK频率输入端D输入端D1第一二极管D2第二二极管J1高电压开关L1抗流圈M1第一晶体管M2第二晶体管M3第三晶体管M4第四晶体管M5第五晶体管Q输出端QN输出端R重置输入端R1串联电阻R2放电电阻R3下拉电阻T1周期T2周期T3周期V1第一讯号V2第二讯号VaC电源Vbus直流电压Vm频率讯号Vdd供应电压Vdis放电讯号Vwi触发讯号Vhv高电压讯号Vinac输入讯号Vw导通讯号VpmsE脉波讯号Vkefi第一参考讯号Vkef2第二参考讯号Vkeset重置讯号Vsp取样讯号Vsw切换讯号Vth门坎讯号
具体实施例方式为使对本发明的结构特征及所达成的功效有更进一步的了解与认识，用以较佳的实施例及附图配合详细的说明，说明如下请参阅图2，其是本发明的一启动电路的一较佳实施例的电路图。如图所示，本发明的启动电路是用以放电该电磁干扰滤波器，而用于电源供应器的省电。电磁干扰滤波器包含抗流圈(Choke)LpX电容C1与C2、输入大电容Cin与桥式整流器10，以过滤电磁干扰与提供直流电压VBUS。启动电路包含一整流器、一串联电阻R1、一侦测电路20、一取样电路30与一延迟电路40。本发明的一实施例的整流器可为一全波整流器，其具有一第一二极管D1与一第二二极管D2。第一二极管D1与第二二极管D2的正极分别耦接电源Va。的两端。第一二极管D1与第二二极管D2的负极耦接在一起至串联电阻R1的一端，串联电阻R1的另一端经第一二极管D1与第二二极管D2的全波整流产生一高电压讯号VHV。因此，整流器耦接电源\c而整流电源\c以产生高电压讯号Vhv。复参阅图2，侦测电路20耦接串联电阻R1,以侦测高电压讯号Vhv而产生一取样讯号Vsp与一供应电压VDD，因此，侦测电路20经侦测高电压讯号Vhv而侦测电源Nkc以产生取样讯号Vsp,取样讯号Vsp相关于高电压讯号Vhv。取样电路30稱接侦测电路20,以依据一频率讯号Vm与取样讯号Vsp而产生一重置讯号VKESET。延迟电路40稱接取样电路30,以依据一脉波讯号Vpu1jse与重置讯号Vkeset而产生一放电讯号Vdis与一导通讯号(power-on signal)Vw。侦测电路20耦接电磁干扰滤波器的X电容C1与C2,并接收放电讯号VDIS，用以将供应电压Vdd拉到低准位并将电磁干扰滤波器的X电容C1与C2的储存电压进行放电。导通讯号Vw用以启动一脉波宽度调变(PWM)电路，以调整电源供应器的输出。由于脉波宽度调变电路为一般现有技术，所以在此不再加以赞述。复参阅图2,侦测电路20包含一高电压开关J1、一第一晶体管M1、具有一第二晶体管M2与一第三晶体管M3的一切换电路、一第四晶体管M4、一放电电阻R2与一磁滞比较器210。高电压开关J1为一接面场效晶体管(JFET)，其具有一汲极并耦接串联电阻R1以接收 高电压讯号Vhv,高电压开关J1的汲极经串联电阻R1、第一二极管D1与第二二极管D2更耦接X电容C1与C2。第一晶体管M1具有一汲极并耦接高电压开关J1的一源极，第一晶体管M1的一闸极耦接高电压开关J1的一闸极。取样讯号Vsp是产生于高电压开关J1的源极与第一晶体管M1的汲极。一触发讯号Vw是产生于高电压开关J1的闸极与第一晶体管M1的闸极。第二晶体管M2具有一汲极并耦接高电压开关J1的闸极与第一晶体管M1的闸极，第二晶体管M2的一源极耦接高电压开关J1的源极与第一晶体管M1的汲极，以接收取样讯号VSP。第三晶体管M3具有一汲极并耦接第二晶体管仏的汲极，以接收触发讯号Vw，第三晶体管M3的一源极耦接一接地端，第三晶体管M3的一闸极耦接第二晶体管M2的一闸极。第四晶体管M4具有一汲极并耦接第一晶体管M1的一源极，第四晶体管M4的一源极耦接放电电阻民的一端，放电电阻R2的另一端耦接于接地端。磁滞比较器210的一正输入端耦接第一晶体管M1的源极与第四晶体管M4的汲极，以接收供应电压VDD。磁滞比较器210的一负输入端接收一门坎讯号Vth,磁滞比较器210的一输出端产生一切换讯号Vsw,切换讯号Vsw耦接第二晶体管M2的闸极与第三晶体管M3的闸极。磁滞比较器210是比较供应电压Vdd与门坎讯号Vth而产生切换讯号Vsw，以控制第二晶体管M2与第三晶体管M3的导通/截止状态。磁滞比较器210仅为本发明的一实施例，本发明并不局限于使用磁滞比较器210。一旦供应电压Vdd大于门坎讯号Vth的一上限值(upper-limit)时,切换讯号Vsw则处于一高准位。反之，一旦供应电压Vdd小于门坎讯号Vth的一下限值(Iower-Iimit)时,切换讯号Vsw则处于一低准位。门坎讯号Vth的下限值可以称为低电压拴锁(Under VoltageLockout, UVL0)。因为磁滞比较器210的磁滞特性，使得上限值与下限值之间的差值会经常保持在一固定电压范围。复参阅图2,取样电路30包含一第五晶体管M5、一下拉电阻R3、一电压比较器310与一与非门320。第五晶体管M5具有一汲极并耦接侦测电路20，以接收取样讯号乂^。第五晶体管M5的一源极耦接下拉电阻R3的一端，以产生一输入讯号Vinac,下拉电阻R3的另一端率禹接于接地端。电压比较器310的一正输入端接收一参考讯号Vkefi,电压比较器310的一负输入端耦接第五晶体管M5的源极，以接收输入讯号VINAC。一旦高电压开关J1与第五晶体管M5导通时,输入讯号Vinac与高电压讯号Vhv成比例，并相关于取样讯号VSP。与非门320的一第一输入端稱接第五晶体管M5的一闸极而接收频率讯号Vm,频率讯号Vcm的一周期为1\。与非门320的一第二输入端I禹接电压比较器310的一输出端而接收一第一讯号V1,第一讯号V1是经由比较输入讯号Vinac与参考讯号Vkefi所产生。与非门320的输出端产生重置讯号VmsET。基于上述，电压比较器310用以依据取样讯号Vsp与参考讯号VKEn而产生重置讯
巧 Vreset o复参阅图2，延迟电路40包含一第一正反器410与一第二正反器420。第一正反器410具有一输入端D以接收供应电压Vdd,第一正反器410的一频率输入端CK接收脉波讯号VpuiiiE，第一正反器410的一重置输入端R接收重置讯号VKESET。脉波讯号Vpu1jse的一周期为T2,周期T2大于周期T1约20倍。第二正反器420具有一输入端D以接收供应电压VDD，第二正反器420的一频率输入端CK耦接第一正反器410的一输出端Q，第二正反器420的一重置输入端R接收重置讯号Vkeset,第二正反器420的一输出端Q产生放电讯号Vdis,放电讯号Vdis I禹接第四晶体管M4的一闸极。第二正反器420的一输出端QN产生导通讯号Vqn,导通讯号Vm耦接脉波宽度调变电路，以导通脉波宽度调变电路而调整电源供应器的输出。
请参阅图3，其是本发明的一较佳实施例的电源\c与高电压讯号Vhv的波形图。如图所示，若输入供应频率为50赫兹(Hz)，电源Va。的周期则为20毫秒(ms)。高电压讯号Vhv是经由第一二极管D1与第二二极管D2的全波整流所产生。频率讯号Vm用以在每一周期T1取样高电压讯号VHV。若电源\c被关机于电源\c的负半波的峰值时，高电压讯号Vhv的振幅将持续一高直流电压于一段很长的时间。依据本发明，当取样讯号Vsp的振幅持续大于参考讯号Vkefi超过周期T3时，延迟电路40会进行计数至周期T3并截止脉波宽度调变电路。也就是说，高电压讯号Vhv持续大于参考讯号Vkefi超过周期T3时，延迟电路40将截止脉波宽度调变电路。在此期间，电磁干扰滤波器的X电容C1与C2会进行放电，且该供应电压Vdd会被下拉至低电压拴锁(UVLO)。周期T3等于周期T2或高于周期T2。请复参阅图2的侦测电路20。当电源Va。供电时，高电压开关J1的汲极接收高电压讯号Vhv而立即被导通。当供应电压Vdd还未被建立之前，切换讯号Vsw位于一低准位。此时，第三晶体管M3截止而第二晶体管M2导通。取样讯号Vsp约略是第二晶体管M2的一门坎电压，并产生于高电压开关J1的源极与第一晶体管M1的汲极。因为第二晶体管M2导通，所以触发讯号Vwi相同于取样讯号Vsp,且产生于高电压开关J1的闸极与第一晶体管M1的闸极。于此期间，第一晶体管M1导通，且高电压讯号Vhv对供应电压Vdd充电。第一晶体管M1用于作为一充电晶体管，以对供应电压Vdd充电。当供应电压Vdd到达门坎讯号Vth的上限值时，切换讯号Vsw则位于一高准位。此时，第三晶体管M3导通而第二晶体管M2截止，且因为触发讯号Vwi被下拉至接地端，所以第一晶体管M1将截止，且高电压开关J1的闸极位于一低准位，于此短暂周期，高电压开关J1的源-闸极电压将大于一门坎值，且高电压开关J1将截止。请参阅图2的取样电路30。一旦频率讯号Vm为一高准位时，第五晶体管M5导通，且因为下拉电阻R3的电压降，高电压开关J1的源-闸极电压将小于门坎值以及高电压开关J1导通。另一方面，一旦频率讯号Vm为一低准位时,高电压开关J1则截止。本发明的一实施例的频率讯号Vm的周期T1为0. 6毫秒(ms)。当电源\c正常运作并第五晶体管M5导通时，具有120赫兹(Hz)正弦的输入讯号Vinac与高电压讯号Vhv成比例。第一讯号V1是经由比较输入讯号Vinac与参考讯号Vkefi所产生,一旦输入讯号Vinac小于参考讯号Vkefi,贝Ij第一讯号V1为一高准位并产生重置讯号VKESET。此时,不论脉波讯号Vpui5e为一高准位或一低准位，第二正反器420的输出端Q的放电讯号Vdis为一低准位，且第四晶体管M4截止。承接上述，第二正反器420的输出端QN的导通讯号Vm为一高准位，以导通脉波宽度调变电路。反之，一旦输入讯号Vina。大于参考讯号Vkefi,第一讯号V1为一低准位,且重置讯号Vkeset为一高准位而不进行重置。当重置讯号Vkeset与脉波讯号Vpui5e皆为高准位时,延迟电路40则开始计数。电源\c正常运作且频率讯号Vm取样高电压讯号Vhv时，输入讯号Vinac将再次小于参考讯号VKEF1。放电讯号Vdis为低准位以截止第四晶体管M4,而导通讯号Von为高准位以导通脉波宽度调变电路。承接上述，当电源Vac被关机时，高电压讯号Vhv将不为频率120Hz的正弦讯号，并将维持为高直流电压。在电源\c关机期间，因为高电压讯号Vhv仍为高直流电压，所以供应电压Vdd保持为一固定电压，且切换讯号Vsw为高准位。此时，取样高电压讯号VHV，而取样讯号Vsp仍大于参考讯号Vkefi。因此,输入讯号Vinac —直大于参考讯号Vkefi ,延迟电路40将藉由脉波讯号VmsE进行计数周期T3。本发明的一实施例的脉波讯号VmsE的周期T2约略为 12毫秒(ms)，而周期T3约略为24毫秒(ms)。在周期T3之后，第二正反器420的输出端QN的导通讯号Vm为一低准位，以截止脉波宽度调变电路。于周期T3之后,第二正反器420的输出端Q的放电讯号Vdis将为一高准位，以导通第四晶体管M4。因为放电电阻R2的电压降，所以供应电压Vdd将低于门坎讯号Vth的下限值。因此，延迟电路40将截止脉波宽度调变电路，并下拉供应电压Vdd至低电压拴锁。供应电压Vdd小于门坎讯号Vth的下限值之后，切换讯号Vsw为低准位讯号且截止第三晶体管M3。此时，第一晶体管M1与第二晶体管M2导通，高电压开关J1依据高电压开关J1的源极与闸极间的差异为一低准位电压而导通。电磁干扰滤波器的X电容C1与C2的储存电压将会经由高电压开关J1、第一晶体管M1与第四晶体管M4的导通状态，而放电至串联电阻R1与放电电阻R2。如此，一旦供应电压Vdd小于门坎讯号Vth的下限值时，本发明将提供一放电路径以解决上述的问题。基于上述，当取样讯号Vsp持续大于参考讯号Vkefi超过周期T3时,放电讯号Vdis会依据重置讯号Vkeset为高准位，以驱动侦测电路20。放电讯号Vdis驱动侦测电路20以放电该电磁干扰滤波器的X电容C1与C2的储存电压，并下拉供应电压Vdd至低电压拴锁。因此，当取样讯号Vsp持续大于参考讯号Vkefi而超过周期T3时,重置讯号Vkeset用以放电该电磁干扰滤波器的X电容C1与C2的储存电压，并下拉供应电压Vdd至低电压拴锁。由于X电容C1与C2的储存电压经由第四晶体管M4而放电，所以侦测电路20的第四晶体管M4用于作为一放电晶体管。请参阅图4，其是本发明的启动电路的另一较佳实施例的电路图。如图所示，耦接电源Vac的整流器仅具有第一二极管D1以形成一半波整流器。第一二极管D1的正极连接电源VAC。第一二极管D1的负极连接串联电阻R1的一端。串联电阻R1的另一端经由半波整流器的半波整流产生高电压讯号Vhvij经由半波整流产生的高电压讯号Vhv的波形显示于图5。于此实施例，取样电路30包含一第二电压比较器315。第二电压比较器315的一负输入端接收一第二参考讯号VKEF2，且其一正输入端耦接第五晶体管M5的源极，以接收输入讯号VINAC；。第二参考讯号Vkef2相同或不同于第一参考讯号VKEF1。第二电压比较器315比较输入讯号VINA。与第二参考讯号Vkef2,而在一输出端产生一第二讯号V2。第二讯号V2 f禹接与非门320的输入端。与非门320依据第二讯号V2在输出端产生重置讯号VKESET。当输入讯号Vinac小于第二参考讯号Vkef2时,则重置讯号Vkeset为高准位，以驱动延迟电路40计数。第二电压比较器315用于依据取样讯号Vsp与第二参考讯号Vkef2产生重置讯号VKESET。当高电压讯号Vhv的振幅小于第二参考讯号Vkef2时，重置讯号Vkeset则驱动延迟电路40计数。此夕卜，本实施例的其余电路相同于图2的实施例的电路，因此，在此不再赘述。若电源Vac被关机于电源Vac的负半波的峰值时，由于电源Vac的负半波被整流为一低直流电压，因而高电压讯号Vhv的振幅将持续为低直流电压于一段很长的时间。此时，高电压讯号Vhv的振幅小于第二参考讯号Vkef2,且侦测电路20依据高电压讯号Vhv产生取样讯号％!>。取样讯号Vsp持续小于第二参考讯号VKEKE。因此，输入讯号VINA。一直小于第二参考讯号VKEF2，且延迟电路40将藉由脉波讯号VmsE进行计数周期T3。于计数到周期T3后，第二正反器420的输出端Q的放电讯号Vdis将为高准位，以导通第四晶体管M4而放电电磁干扰滤波器的X电容C1与C2的储存电压。于计数到周期T3后，第二正反器420的输出端QN的导通讯号Vw将为低准位，以截止脉波宽度调变电路。同时，供应电压Vdd会被下拉至低电压 拴锁(UVLO)。依据上述描述，当取样讯号Vsp持续小于第二参考讯号Vkef2且超过周期T3时，放电讯号Vdis依据重置讯号Vkeset而为高准位，以驱动侦测电路20。放电讯号Vdis驱动侦测电路20以放电电磁干扰滤波器的X电容C1与C2的储存电压，并下拉供应电压VDD。因此，当取样讯号Vsp持续小于第二参考讯号Vkef2超过周期T3时,重置讯号Vkeset用以放电电磁干扰滤波器的X电容C1与C2的储存电压，并下拉供应电压Vdd。请参阅图6，其是本发明的另一较佳实施例的电源Va。与高电压讯号Vhv的波形图。如图所示，若电源Vac被关机于电源Va。的正半波的峰值时，经由半波整流产生的高电压讯号Vhv的振幅将持续为高直流电压于一段很长的时间。此时，高电压讯号Vhv的振幅大于第一参考讯号Vkefi，且侦测电路20依据高电压讯号Vhv产生取样讯号VSP。取样讯号Vsp持续大于第一参考讯号VKEF1。因此,输入讯号Vinac —直大于第一参考讯号VKEF1。当输入讯号Vinac大于第一参考讯号Vkefi时,第一电压比较器310产生第一讯号V1而产生重置讯号Vkeset,以驱动延迟电路40计数。延迟电路40将藉由脉波讯号VmsE进行计数周期T3。于周期T3之后，第二正反器420的放电讯号Vdis为高准位，以导通第四晶体管M4而放电电磁干扰滤波器的X电容C1与C2的储存电压。于周期T3之后,第二正反器420的导通讯号Vw为低准位，以截止脉波宽度调变电路。同时，供应电压Vdd会被下拉至低电压拴锁。综上所述，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所为的均等变化与修饰，均应包括于本发明的权利要求范围内。
权利要求
1.一种对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其包含 ー侦测电路，侦测ー电源，而产生一取样讯号； 一取样电路，耦接该侦测电路，而依据该取样讯号产生一重置讯号；以及 一延迟电路，耦接该取样电路，而依据该重置讯号产生一放电讯号； 其中，该放电讯号用以放电该电磁干扰滤波器的ー储存电压。
2.如权利要求I所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该侦测电路耦接该电磁干扰滤波器的一 X电容，当该取样讯号持续大于或小于ー參考讯号超过一周期吋，该放电讯号驱使该侦测电路放电该X电容的该储存电压。
3.如权利要求I所述的对电源供应器的电磁干扰滤波器放电的启动电路，其更包含一整流器，其特征在于，其耦接该电源以整流该电源而产生一高电压讯号，该高电压讯号耦接该侦测电路，而产生该取样讯号。
4.如权利要求3所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该侦测电路包含 一高电压开关，耦接该高电压讯号，而产生该取样讯号，并耦接该储存电压；以及 一放电晶体管，耦接该高电压开关，而依据该放电讯号放电该储存电压。
5.如权利要求4所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该侦测电路更包含 一充电晶体管，稱接该闻电压开关，而充电一供应电压； ー比较器，比较该供应电压与一门坎讯号，而产生一切换讯号；以及 一切换电路，耦接该充电晶体管，而依据该切换讯号切换该充电晶体管； 其中，该供应电压耦接该放电晶体管，该放电晶体管依据该放电讯号下拉该供应电压至一低电压拴锁。
6.如权利要求3所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该整流器为ー全波整流器或一半波整流器。
7.如权利要求I所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该取样电路包含ー电压比较器，其依据该取样讯号与一參考讯号产生该重置讯号，当该取样讯号持续大于或小于该參考讯号且超过一周期时，该延迟电路依据该重置讯号产生该放电讯号。
8.如权利要求7所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该取样电路更包含一晶体管，其接收该取样讯号，并依据一频率讯号产生ー输入讯号，该电压比较器比较该输入讯号与该參考讯号，而产生该重置讯号。
9.如权利要求I所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该取样电路更包含 一第一电压比较器，依据该取样讯号与一第一參考讯号产生该重置讯号；以及一第二电压比较器，依据该取样讯号与一第二參考讯号产生该重置讯号；其中，当该取样讯号持续大于该第一參考讯号超过一周期，或该取样讯号持续小于该第二參考讯号超过该周期时，该延迟电路依据该重置讯号产生该放电讯号。
10.如权利要求I所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该延迟电路包含至少一正反器，其接收ー脉波讯号与该重置讯号而计数一周期，以产生该放电讯号。
11.如权利要求I所述的对电源供应器的电磁干扰滤波器放电的启动电路，其特征在于，其中该延迟电路更依据该重置讯号产生一导通讯号，而导通一脉波宽度调变电路。
全文摘要
本发明涉及一种对电源供应器的电磁干扰滤波器放电的启动电路，以用于节省电源，其包含一侦测电路而侦测一电源，以产生一取样讯号，并包含一取样电路，取样电路耦接侦测电路，以依据取样讯号产生一重置讯号，重置讯号用以放电电磁干扰滤波器的一储存电压。
文档编号H02M1/44GK102684453SQ201110056908
公开日2012年9月19日 申请日期2011年3月7日 优先权日2011年3月7日
发明者李全章, 林乾元, 王国骅, 蔡孟仁, 邹明璋, 黄伟轩 申请人:崇贸科技股份有限公司