专利名称：一种具有自我esd保护功能的输出驱动电路的制作方法
技术领域：
本发明涉及半导体集成电路领域，具体涉及集成电路中输出驱动电路的静电放电(ESD)保护电路领域。
背景技术：
随着集成电路制造工艺的不断进步，多晶硅栅的长度越来越小，栅氧厚度越来越薄，结深越来越浅，由ESD所造成的栅氧击穿、PN结热击穿、互连线烧毁及潜在性损伤等问题越来越严重，ESD已经成为集成电路领域亟待解决的可靠性问题，因此ESD保护电路已经成为CMOS集成电路可靠性研究的热点和重点。为了确保CMOS集成电路的ESD保护能力，通常需要在输入电路、输出电路以及电源和地之间加入ESD保护电路。 一般情况下，输出端连接输出MOS管的漏极，如图I所示，而漏极一般和衬底或阱区形成反偏的PN结，通常情况下，输出MOS管的漏极和栅极具有交叠区，因此输出端ESD保护电路的主要任务是保证反偏的PN结不被热击穿和输出MOS管交叠的栅氧化层不介质击穿。在进行输出电路ESD保护设计时，通常需要满足以下要求(I)输出ESD保护电路的触发电压小于反偏PN结的热击穿电压和输出MOS管的漏栅交叠电容的击穿电压；(2)输出ESD保护电路的导通电阻要小于输出驱动管的导通电阻，以保证ESD电流通过输出ESD保护管进行电流泄放。(3)输出ESD保护管要不影响输出管的驱动能力和性能。经常采用的输出ESD保护电路有包含镇流电阻的二极管、GGNMOS, LVSCR等。如果输出ESD保护管的设计不当，存在输出管先于ESD保护管开启，进行ESD电流泄放而发生热击穿的危险。同时，为了保证输出电路具有一定的驱动能力，输出MOS管的尺寸通常都比较大，如果再加上大尺寸的输出ESD保护电路，将会占用非常大的芯片面积，大大增加成本。
发明内容
本发明通过添加体区控制电路，使得输出驱动电路具有自我ESD保护功能。在正常工作条件下，MPl的体区控制电路确保MPl的体区接电源VDD，丽I的体区控制电路确保丽I的体区接地VSS。在ESD冲击条件下，体区控制电路能够调节MPl和丽I的体区电位，降低ESD保护时的开启电压，辅助MPl的寄生PNP管和丽I的寄生NPN管快速导通进行ESD电流泄放，增强ESD保护能力。该电路不需要在输出端再额外添加ESD保护电路，能够减小芯片面积，节约成本，同时也能完全避免输出管先于ESD保护管开启而发生热击穿的风险。根据本发明提供的技术方案，该电路主要包括电源VDD、地VSS、上拉输出驱动管MP1、下拉输出驱动管丽1、MP1的驱动电路、丽I的驱动电路、MPl的体区控制电路、丽I的体区控制电路、内部输出信号out、输出控制端OEN和输出PAD。上拉输出驱动管MPl的栅极接inv2的输出端，源极接电源VDD，漏极接PAD，体区接MP2的漏极和MP3的源极、栅极及体区。下拉输出驱动管丽I的栅极接inv4的输出端，源极接地VSS，漏极接PAD，体区接匪2的漏极和匪3的源极、栅极及体区。预驱动电路的输出信号P、invl、inv2构成上拉输出驱动管MPl的驱动电路，预驱动电路的输出信号P送给反相器invl的输入端,invl的输出端连接反相器inv2的输入端，inv2的输出端连接MPl的栅极。预驱动电路的输出信号N、inv3、inv4构成下拉输出驱动管匪I的驱动电路，预驱动电路的输出信号N送给反相器inv3的输入端,inv3的输出端连接反相器inv4的输入端，inv4的输出端连接匪I的栅极。MP2、MP3和电阻RP构成上拉输出驱动管MPl的体区控制电路，MP2的源极和体区接电源VDD，栅极接预驱动电路的输出信号P，漏极接MPl的体区及MP3的栅极、源极和体区，MP3的栅极、源极和体区接MPl的体区及MP2的漏极，漏极接电阻RP的一端，电阻RP —端接MP3的漏极，另一端接输出PAD。
匪2、匪3和电阻RN构成下拉输出驱动管匪I的体区控制电路，匪2的源极和体区接地VSS，栅极接预驱动电路的输出信号N，漏极接丽I的体区及丽3的栅极、源极和体区，匪3的栅极、源极和体区接MNl的体区及丽2的漏极，漏极接电阻RN的一端，电阻RN—端接MN3的漏极，另一端接输出PAD。和其它输出电路相比，该电路不仅能够省去输出ESD保护管占用大片的芯片面积，节省成本，还能够通过体区控制电路降低ESD保护时的开启电压，增强ESD保护能力。同时，该电路不受制造エ艺的限制，可以广泛的应用于体硅CMOSエ艺、SOI CMOSエ艺以及其它ー些先进的エ艺中。
图I是典型的具有额外输出保护的输出电路。图2是本发明提出的具有自我ESD保护的大驱动输出电路。
具体实施例方式下面结合附图对本发明的实施及工作原理做进ー步详细描述如图2所示，该具有自我ESD保护功能的输出驱动电路主要包括电源VDD、地VSS、上拉输出驱动管MP1、下拉输出驱动管丽1、MP1的驱动电路、丽I的驱动电路、MPl的体区控制电路、丽I的体区控制电路、内部输出信号out、输出控制端OEN和输出PAD。上拉输出驱动管MPl的栅极接inv2的输出端，源极接电源VDD，漏极接PAD，体区接MP2的漏极和MP3的源极、栅极及体区。下拉输出驱动管丽I的栅极接inv4的输出端，源极接地VSS，漏极接PAD，体区接匪2的漏极和匪3的源极、栅极及体区。预驱动电路的输出信号P、invl、inv2构成上拉输出驱动管MPl的驱动电路，预驱动电路的输出信号P分别送给invl的输入端和MP2的栅极，以保证MPl的体区提前上拉至高电平，invl的输出端连接反相器inv2的输入端，inv2的输出端连接MPl的栅极。预驱动电路的输出信号N、inv3、inv4构成下拉输出驱动管匪I的驱动电路，预驱动电路的输出信号N分别送给inv3的输入端和丽2的栅极，以保证丽I的体区提前下拉至低电平，inv3的输出端连接反相器inv4的输入端，inv4的输出端连接丽I的栅极。
MP2、MP3和电阻RP构成上拉输出驱动管MPl的体区控制电路，MP2的源极和体区接电源VDD，栅极接预驱动电路的输出信号P，漏极接MPl的体区及MP3的栅极、源极和体区，MP3的栅极、源极和体区接MPl的体区及MP2的漏极，漏极接电阻RP的一端，电阻RP —端接MP3的漏极，另一端接输出PAD。匪2、匪3和电阻RN构成下拉输出驱动管匪I的体区控制电路，匪2的源极和体区接地VSS，栅极接预驱动电路的输出信号N，漏极接丽I的体区及丽3的栅极、源极和体区，匪3的栅极、源极和体区接MNl的体区及丽2的漏极，漏极接电阻RN的一端，电阻RN—端接MN3的漏极，另一端接输出PAD。该具有自我ESD保护功能的输出电路的工作原理如下(一)输出电路在正常工作状态 (I)如果内部输出信号out为高电平,预驱动电路的输出信号P和N均为低电平，匪I和匪2的栅极均为低电平，处于关断状态，MPl和MP2的栅极均为低电平，处于导通状态，由于反相器ini和inv2的延迟作用，MP2首先导通，将MPl的体区上拉至高电平，MP3处于关断状态，MPl导通将输出PAD上拉至高电平；(2)如果内部输出信号out为低电平，预驱动电路的输出信号P和N均为高电平，MPl和MP2的栅极均为高电平，处于关断状态，丽I和丽2的栅极均为高电平，处于导通状态，由于反相器inv3和inv4的延迟作用，丽2首先导通，将丽I的体区下拉至低电平，丽3处于关断状态，匪I导通将输出PAD下拉至低电平。(ニ)输出电路进行ESD测试状态(I)当PAD上施加ESD电压，GND接地时。电阻RN、匪3的漏栅交叠电容和Ml体区与源极形成的ニ极管形成耦合电路，在MNl的体区耦合一定的电压，辅助MNl管中寄生的NPN管导通进行ESD电流泄放；(2)当PAD接地，GND上施加ESD电压时。丽2管体区和漏端的寄生ニ极管导通，则匪I的体区接高电平，使得匪I管中寄生的NPN管的发射结正偏，寄生的NPN导通进行ESD电流泄放；(3)当PAD上施加ESD电压，VDD接地时。MP3管体区和漏端的寄生ニ极管导通，则MPl管的体区和漏端相差ー个PN结正向导通电压，MPl中寄生的PNP管的发射结正偏，寄生的PNP管导通进行ESD电流泄放；(4)当PAD接地，VDD上施加ESD电压时。MPl管体区和漏端的寄生ニ极管、MP3漏栅交叠电容和电阻RP形成耦合电阻，在MPl的体区耦合一定的电压，辅助MPl管中寄生的PNP管导通进行ESD电流泄放。在该具有自我ESD保护功能的输出驱动电路中，通过利用输出管进行自我ESD保护，大大节省了芯片面积，减小了成本。通过利用体区控制电路对输出管进行辅助触发，减小了输出管在进行ESD保护时的开启电压，利于多个并联输出管的均匀导通，大大提高ESD保护能力。以上内容是结合具体的优选实施方式对本发明所作的进ー步详细说明，不能认定本发明的具体实施方式
仅限于此，对于本发明所属ESD保护领域的技术人员来说，在不脱离本发明思路的前提下，还可以设计若干有效的体区控制电路，都应当视为属于本发明所提交的权利要求书确定的专利保护范围。
权利要求
1.ー种具有自我ESD保护功能的输出驱动电路，其特征在于包括电源VDD、地VSS、上拉输出驱动管MP1、下拉输出驱动管丽I、预驱动电路、预驱动电路的输出控制端OEN、预驱动电路接收的内部输出信号out、MPl的体区控制电路、匪I的体区控制电路、输出端PAD ;预驱动电路输出两路驱动信号P、N，分别驱动上拉输出驱动管MPl和下拉输出驱动管MNl的栅极；上拉输出驱动管MPl的源极与电源VDD相连、漏极与下拉输出驱动管匪I的漏极相连、体区与MPl的体区控制电路相连；下拉输出驱动管丽I的的源极与地VSS相连、体区与丽I的体区控制电路相连；上拉输出驱动管MPl的漏极与下拉输出驱动管MNl的漏极之间引出输出端PAD。
2.如权利要求I所述的具有自我ESD保护功能的输出驱动电路，其特征在于还包括两组串联的反相器，ー组连接于预驱动电路输出的驱动信号P和上拉输出驱动管MPl之间，ー组连接于预驱动电路输出的驱动信号P和下拉输出驱动管MNl的栅极。
3.如权利要求I或2所述的具有自我ESD保护功能的输出驱动电路，其特征在于所述MPl的体区控制电路包括MOS管MP2、MP3和电阻RP ；MP2的栅极连接到预驱动电路输出的驱动信号P端，源极和体区连接到电源VDD，漏极连接到MP3的源扱，MP3的源极、栅极和体区相连接、漏极连接到电阻RP的一端；电阻RP的另一端与MNl的体区控制电路相连；上拉输出驱动管MPl的体区连接于MP2的漏极和MP3的源极之间。
4.如权利要求3所述的具有自我ESD保护功能的输出驱动电路，其特征在于所述丽I的体区控制电路包括MOS管匪2、匪3和电阻RN ;所述电阻RP的另一端与电阻RN的一端相连接，RN的另一端与匪3的漏极相连；丽3的栅极、体区、源极相连接，源极连接到MN2的漏极；丽2的栅极连接到预驱动电路输出的驱动信号N端、源极与地VSS相连接；下拉输出驱动管丽I的体区连接于丽2的漏极和丽3的源极之间。
5.如权利要求4所述的具有自我ESD保护功能的输出驱动电路，其特征在于所述输出端PAD还连接在电阻RP的另一端与电阻RN的一端之间。
全文摘要
一种具有自我ESD保护功能的输出驱动电路，包括电源VDD、地VSS、上拉输出驱动管MP1、下拉输出驱动管MN1、预驱动电路及其输出控制端OEN、接收的内部输出信号out、MP1的体区控制电路、MN1的体区控制电路、输出端PAD；预驱动电路输出两路驱动信号P、N，分别驱动上拉输出驱动管MP1和下拉输出驱动管MN1的栅极。和其它输出电路相比，该电路不需要额外添加ESD保护电路，缩小了芯片面积，节省了成本，同时该电路不受制造工艺的限制，可以广泛的应用于体硅CMOS工艺、SOI CMOS工艺以及其它一些先进的工艺中。
文档编号H02H9/04GK102662426SQ201210139129
公开日2012年9月12日 申请日期2012年5月7日 优先权日2012年5月7日
发明者刘佑宝, 卢红利, 吴龙胜, 岳红菊, 王忠芳, 谢成明 申请人:中国航天科技集团公司第九研究院第七七一研究所