专利名称：用于无源uhf rfid芯片的eeprom的电荷泵电路的制作方法
技术领域：
本发明属于微电子技术领域，涉及半导体集成电路的电可擦除可编程只读存储器EEPR0M，可用于无源超高频射频识别UHF RFID标签芯片电路。
背景技术：
随着无源UHF RFID标签芯片研究的不断深入，原有的很多技术难题已经被攻克，但作为UHF RFID标签芯片主流存储单元和记忆体的EEPR0M，由于其工艺特殊性和设计的复杂性，依然制约着无源UHF RFID前进的步伐，特别是EEPROM的高压产生电路，一直是限制无源UHF RFID研究和走向实际应用的瓶颈。EEPROM高压产生电路的基本原理为Dickson电荷泵，目前已经发展了很多成熟、高效率、低功耗高压产生电路解决方案，其中静态电荷转移开关CTS电荷泵是一种有效的解决方案，如图I所示。传统的CTS电荷泵的奇数级电荷泵单元同时接第一非交叠时钟信号clk_bar，偶数级电荷泵单元同时接第二非交叠时钟信号clk，在CTS电荷泵开始工作后，双向非交叠时钟信号clk_bar和elk同时有效，CTS电荷泵的每一级同时开始工作，因此CTS电荷泵在上电期间需要同时对电路中所有电容，包括寄生电容充电，而这些电容之和会超过30pF，要将30pF左右大的电容在短时间内充满电，会产生很大的功耗。上电期间产生的功耗约为稳态期间所需功耗的10倍以上。因为无源UHF RFID芯片工作所需要的所有能量，均来自于空中的射频能量，但这种能量极其微弱，约为几十微瓦，所以CTS电荷泵上电期间的峰值功耗会使芯片的电源电压迅速下降，导致芯片重新复位，操作失败。为了解决这个问题，目前使用的方案主要有预充电、变频时钟和调幅时钟，其中预充电方案，在电荷泵开启之前，通过预充电MOS管将电荷泵每级的电容预充电至VEE，电容总电荷为2nC*VEE，待预充电完成后电荷泵才开始工作。该方案使得充电电流减小了 2nC*VEE/Tsup，其中Tsup为电荷泵上电时间，因此有效降低了上电期间电荷泵的峰值电流。但由于预充电的MOS管需要承受15V左右的高压，所以必须采用高压器件。因此该方案总共需要2n个高压器件，n为正实数，2n为电荷泵的级数，其数值一般大于10，而高压器件的芯片面积通常比较大，因此此种方案大大增加了芯片面积。变频时钟方案，是通过降低时钟频率的方式降低上电峰值功耗。由于在数字电路的功耗P=CV2f，其中C为电路的电容值，V为电路电源电压，f为电路时钟频率，因此降低f可以线性降低电路功耗。变频时钟方案使得上电初始阶段的时钟频率为f/2M，M为分频数，之后每间隔At时间，时钟频率升高为之前时刻频率的2倍，直至上电结束。可以看出，采用此种方式后，上电初始时刻峰值功耗降低了 2"倍，之后功耗逐渐增加，与直接加入高频率时钟相比，有效降低了上电峰值功耗。但变频时钟需要分频器，由于时钟频率一般较高，在2MHz左右，由此导致芯片的功耗较高；调幅时钟方案，是通过采用时钟振幅控制模块，对输入时钟振幅进行调整，通过降低时钟振幅的大小降低电荷泵的上电峰值功耗。其中，时钟振幅控制模块通过控制接入电阻阻值大小的方式实现振幅控制。接入阻值越大，时钟振幅越小，电荷泵的功耗越低。但时钟振幅控制模块所需的电阻阻值为几百千欧左右，增大了芯片面积。从上面的分析可以看出，上述三种解决方案均会导致芯片面积或者功耗的增加，均不满足无源超高频射频识别UHF RFID的应用需求。
发明内容
本发明的目的在于针对上述已有技术的不足，提出一种用于无源UHF RFID芯片的EEPROM的电荷泵电路，以在不增大芯片面积的情况下，减小高压产生电路上电期间的功耗，满足无源UHF RFID标签芯片的使用要求。为实现上述目的，本发明的电荷泵电路包括双相非交叠时钟产生电路201和主电荷泵204，其特征在于，还包括数字电路202和控制逻辑电路203 ；所述双相非交叠时钟产生电路201，其特征在于将输入时钟信号clk_in转换为 双相非交叠时钟信号，该信号由两个非交叠时钟信号clk_bar和elk组成，该第一非交叠时钟信号clk_bar送入给控制逻辑电路203，该第二非交叠时钟信号elk送入给主电荷泵204 ；所述数字电路202，其特征在于产生n位控制信号，并将其控制信号送入控制逻辑电路203 ；所述控制逻辑电路203，其特征在于产生n个时钟驱动信号clk_2、clk_4、……、clk_2n和一个输出时钟信号clk_L,该n个时钟驱动信号分别送入给主电荷泵204的n个偶数级电荷泵单元，该输出时钟信号(311^1送入给主电荷泵204的输出级；所述主电荷泵204，其特征在于由2n级相同的电荷转移开关CTS电荷泵单元和输出级依次串联组成，并利用上述n+1个输入时钟和第一非交叠时钟信号clk_bar，控制2n级CTS电荷泵单元的工作时间，逐级将主电荷泵的输入电压VEE升高至电压Vpp，Vpp是EEPROM存储器的写电压，其中n为正实数；所述第一非交叠时钟信号clk_bar和输出时钟信号clk_L均与时钟驱动信号clk_2、clk_4、……、clk_2n的相位相反，且输出时序为从t0时刻起,第一非交叠时钟信号clk_bar输出有效信号；在t0时刻至t2时刻之间，第一时钟驱动信号clk_2输出地电平，在t2时刻之后，第一时钟驱动信号clk_2输出有效信号；在t0时刻至t4时刻之间，第二时钟驱动信号clk_4输出地电平，在t4时刻之后，第二时钟驱动信号clk_4输出有效信号；依次类推，第i时钟驱动信号clk_2i比第i-1时钟驱动信号clk_2(i_l)推迟A t时间后，再输出有效信号，其中A t为间隔时间长度，且0〈 A t〈50us，其中i=l，2，…，n ；在t0时刻至tL时刻之间，输出时钟信号clk_L输出地电平，在tL时刻之后，输出时钟信号cIk_L输出有效信号，其中tL时刻比t2n时刻推迟A t时间。上述EEPROM的电荷泵电路，其特征在于2n级相同的电荷泵单元分别编号为第I级、第2级、第3级、第4级、……、第2n-l级、第2n级，每级电荷泵单元由3个NMOS管MD、MS、丽，一个PMOS管MP和一个级间电容C组成；第一 NMOS管MD的栅极与漏极短接，形成二极管连接；第一 NMOS管MD的源极和漏极分别与第二 NMOS管MS的源极和漏极短接；第三NMOS管丽与PMOS管MP组成反相器；第三NMOS管丽的漏极与PMOS管MP的漏极短接，并同时与第二 NMOS管MS的栅极相连；第三NMOS管MN的源极分别与第一 NMOS管MD的漏极和第二 NMOS管MS的漏极短接；第三NMOS管丽的栅极与PMOS管MP的栅极短接，并同时接到第二 NMOS管MS与第一 NMOS管MD的源极，以及级间电容C的“ + ”端；级间电容C的端接时钟信号；上述的EEPROM的电荷泵电路，其特征在于主电荷泵204的输出级，由两个NMOS管MDL、ML和一个输出级电容CL组成，第一 NMOS管MDL和第二 NMOS管ML均为二极管连接，第一 NMOS管MDL的漏极与栅极短接，并同时与第二 NMOS管ML的漏极和栅极短接；第一NMOS管MDL的源极输出电荷泵高压输出信号Vpp，第二 NMOS管ML的源极接输出级电容CL的“ + ”端，输出级电容CL的“”端接时钟信号。上述的EEPROM电荷泵电路，其特征在于，电荷泵单元的奇数级，即第I级、第3级、……、第2n-l级的级间电容C的“端相互短接，并与第一非交叠时钟信号clk_bar相连；电荷泵单元的偶数级，即第2级、第4级、……、第2n级的级间电容C的端，分别·与时钟驱动信号clk_2、clk_4、……、clk_2n相连；输出级电容CL的端接输出时钟信号 clk_L。本发明由于在传统电荷泵的基础上加入了数字电路202和控制逻辑电路203，通过数字电路202，将输入时钟信号clk_in转化为n位控制信号，通过控制逻辑电路203，利用n位控制信号和第二非交叠时钟信号elk产生n位时钟控制信号clk_2、clk_4、……、clk_2n和一位时钟输出信号clk_L，并通过这n+1位时钟信号与主电荷泵204的连接关系，以及n+1位时钟信号的时序关系，因而与现有的EEPROM电荷泵电路相比，具有如下优点I)实现了对电荷泵各级单元级间电容的分时充电，而不是给所有电容同时充电；2)不需要采用电阻和高压器件，在不增加芯片面积的情况下，降低了电路上电期间的峰值功耗和总功耗，满足无源UHF RFID芯片的应用需求。
图I是传统的CTS电荷泵原理图和时钟驱动信号的时序图；图2是本发明中的电荷泵电路原理图；图3是本发明中的主电荷泵原理图；图4是本发明中的时钟信号的时序图。
具体实施例方式下面结合附图和实例对本发明进行详细描述。参照图1，传统的CTS电荷泵由2n级相同的CTS电荷泵单元和输出级依次串联组成，其中奇数级电荷泵单元同时接第一非交叠时钟信号clk_bar，偶数级电荷泵单元同时接第二非交叠时钟信号elk。在CTS电荷泵开始工作后，双向非交叠时钟信号clk_bar和elk同时有效，CTS电荷泵的每一级同时开始工作，因此电荷泵电路在上电期间，需要同时对电路中所有电容，包括寄生电容充电，而这些电容之和会超过30pF，要将30pF左右大的电容在短时间内充满电，会产生很大的功耗。上电期间产生的功耗约为稳态期间所需功耗的10倍以上。参照图2，本发明的EEPROM的电荷泵电路包括双相非交叠时钟产生电路201、数字电路202、控制逻辑电路203和主电荷泵204，其中双相非交叠时钟产生电路201,其输入端与外部产生的输入时钟信号clk_in相连接，用于产生双相非交叠时钟信号，该双相非交叠时钟信号由两个相位相反的非交叠时钟信号elk和clk_bar组成；该第一非交叠时钟信号clk_bar送入给主电荷泵204,该第二非交叠时钟信号elk送入给控制逻辑电路203 ；数字电路202，其输入端与外部产生的输入时钟信号clk_in连接，用于产生n位控制信号，并将n位控制信号送入给控制逻辑电路203 ；控制逻辑电路203，其输入端与n位控制信号和第二非交叠时钟信号elk连接，用于产生n位时钟驱动信号clk_2、clk_4、……、clk_2n和一位输出时钟信号clk_L，该n个
时钟驱动信号分别送入给主电荷泵204的n个偶数级电荷泵单元，该输出时钟信号clk_L送入给主电荷泵204的输出级；主电荷泵204,其输入端与上述n+1位输入时钟和第一非交叠时钟信号clk_bar相连，用于控制2n级CTS电荷泵单元的工作时间，逐级将主电荷泵的输入电压VEE升高至电压VPP，并将Vpp从主电荷泵204的输出端输出，其中Vpp是EEPROM存储器的写电压。参照图3，主电荷泵204，由2n级相同的CTS电荷泵单元和输出级依次串联组成，其中所述的2n级相同的电荷泵单元，其分别编号为第I级、第2级、第3级、第4级、……、第2n-l级、第2n级；其中电荷泵单元为传统的CTS电荷泵单元，它由三个NMOS管MD、MS、丽，一个PMOS管MP和一个级间电容C组成，其连接关系为第一 NMOS管MD的栅极与漏极短接，形成二极管连接 ’第一 NMOS管MD的源极和漏极分别与第二 NMOS管MS的源极和漏极短接;第三NMOS管MN与PMOS管MP组成反相器；第三NMOS管MN的漏极与PMOS管MP的漏极短接，并同时与第二 NMOS管MS的栅极相连；第三NMOS管丽的源极分别与第一NMOS管MD的漏极和第二 NMOS管MS的漏极短接；第三NMOS管丽的栅极与PMOS管MP的栅极短接，并同时接到第二 NMOS管MS与第一 NMOS管MD的源极，以及级间电容C的“ + ”端；级间电容C的端接时钟信号；电荷泵单元的奇数级，即第I级、第3级、……、第2n-l级电荷泵单元的级间电容C的端相互短接，并同时接第一非交叠时钟信号clk_bar ;电荷泵单元的偶数级，即第2级、第4级、……、第2n级电荷泵单元的级间电容C的端分别接时钟驱动信号clk_2、clk_4、……、clk_2n ；所述的输出级，由两个NMOS管MDL、ML和一个输出级电容CL组成，其连接关系为第一 NMOS管MDL和第二 NMOS管ML均为二极管连接 ’第一 NMOS管MDL的漏极与栅极短接，并同时与第二 NMOS管ML的漏极和栅极短接；第一 NMOS管MDL的源极输出电荷泵高压输出信号Vpp ;第二 NMOS管ML的源极接输出级电容CL的“ + ”端，输出级电容CL的端接时钟信号clk_L。参照图4，对上述第一非交叠时钟信号clk_bar，时钟驱动信号clk_2、clk_4、……、clk_2n和输出时钟信号clk_L按如下时序特征进行配置第一非交叠时钟信号clk_bar和输出时钟信号clk_L都与时钟驱动信号clk_2、clk_4、......、clk_2n的相位相反；从t0时刻起，第一非交叠时钟信号clk_bar输出有效信号；在t0时刻至t2时刻之间，第一时钟驱动信号clk_2输出地电平，在t2时刻之后，第一时钟驱动信号clk_2输出有效信号；在t0时刻至t4时刻之间，第二时钟驱动信号clk_4输出地电平，在t4时刻之后，第二时钟驱动信号clk_4输出有效信号；依次类推，第i时钟驱动信号clk_2i比第i-1时钟驱动信号clk_2 (i-1)推迟A t时间后，再输出有效信号，其中A t为间隔时间长度，且0〈 A t〈50us，其中i=l，2，…，n ；在t0时刻至tL时刻之间，输出时钟信号clk_L输出地电平，在tL时刻之后，输出时钟信号clk_L再输出有效信号，其中tL时刻比t2n时刻推后A t时间。在采用如上所述的时钟驱动后，主电荷泵各单元并不是同时开始工作，而是随着第一非交叠时钟信号clk_bar与时钟驱动信号clk_2、clk_4、……、clk_2n以及输出时钟信号clk_L依次有效的顺序，以流水线的形式依次开始工作，对各级电荷泵单元的级间电容C依次充电，从而避免了对所有电容同时充电所带来的大功耗问题。并且，本发明新增的 数字电路202和控制逻辑电路203不需要采用电阻和高压器件，因此该EEPROM电荷泵电路在不增加芯片面积的情况下，降低了其上电期间的峰值功耗和总功耗，满足无源UHF RFID的应用需求。以上描述仅是本发明的一个具体实例，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
权利要求
1.一种用于无源UHF RFID芯片的EEPROM的电荷泵电路，包括双相非交叠时钟产生电路(201)和主电荷泵(204)，其特征在于，还包括数字电路(202)和控制逻辑电路(203); 所述双相非交叠时钟产生电路(201)，将输入时钟信号clk_in转换为双相非交叠时钟信号，该信号由两个非交叠时钟信号clk_bar和elk组成,该第一非交叠时钟信号clk_bar送入给控制逻辑电路(203)，该第二非交叠时钟信号elk送入给主电荷泵(204)； 所述数字电路(202)，用于产生n位控制信号，并将其控制信号送入控制逻辑电路(203)； 控制逻辑电路(203)，用于产生n个时钟驱动信号clk_2、clk_4、......、clk_2n和一个输出时钟信号clk_L，该n个时钟驱动信号分别送入给主电荷泵(204)的n个偶数级电荷泵单元，该输出时钟信号clk_L送入给主电荷泵(204)的输出级； 主电荷泵(204)，由2n级相同的电荷转移开关CTS电荷泵单元和输出级依次串联组成，并利用上述n+1个输入时钟和第一非交叠时钟信号clk_bar，控制2n级CTS电荷泵单元的工作时间，逐级将主电荷泵的输入电压VEE升高至电压Vpp，Vpp是EEPROM存储器的写电压，其中n为正实数； 所述第一非交叠时钟信号clk_bar和输出时钟信号clk_L均与时钟驱动信号clk_2、clk_4、……、clk_2n的相位相反，且输出时序为 从t0时刻起，第一非交叠时钟信号clk_bar输出有效信号； 在t0时刻至t2时刻之间，第一时钟驱动信号clk_2输出地电平，在t2时刻之后，第一时钟驱动信号clk_2输出有效信号； 在t0时刻至t4时刻之间，第二时钟驱动信号clk_4输出地电平，在t4时刻之后，第二时钟驱动信号clk_4输出有效信号； 依次类推，第i时钟驱动信号clk_2i比第i-1时钟驱动信号clk_2(i-l)推迟A t时间后，再输出有效信号，其中A t为间隔时间长度，且0〈 A t〈50us，其中i=l，2，…，n ； 在t0时刻至tL时刻之间，输出时钟信号clk_L输出地电平，在tL时刻之后，输出时钟信号clk_L输出有效信号，其中tL时刻比t2n时刻推后A t时间。
2.根据权利要求I所述的EEPROM的电荷泵电路，其特征在于2n级相同的电荷泵单元分别编号为第I级、第2级、第3级、第4级、……、第2n-l级、第2n级，每级电荷泵单元由3个NMOS管(MD、MS、MN)、一个PMOS管(MP)和一个级间电容C组成； 第一 NMOS管(MD)的栅极与漏极短接，形成二极管连接；第一 NMOS管(MD)的源极和漏极分别与第二 NMOS管(MS)的源极和漏极短接；第三NMOS管(MN)与PMOS管(MP)组成反相器；第三NMOS管(MN)的漏极与PMOS管(MP)的漏极短接，并同时与第二 NMOS管(MS)的栅极相连；第三NMOS管(丽)的源极分别与第一 NMOS管(MD)的漏极和第二 NMOS管(MS)的漏极短接；第三NMOS管(丽)的栅极与PMOS管(MP)的栅极短接，并同时接到第二 NMOS管(MS)与第一 NMOS管(MD)的源极，以及级间电容C的“ + ”端；级间电容C的端接时钟信号。
3.根据权利要求I所述的EEPROM的电荷泵电路，其特征在于主电荷泵(204)的输出级，由两个NMOS管(MDL、ML)和一个输出级电容CL组成，第一 NMOS管(MDL)和第二 NMOS管(MD均为二极管连接，第一 NMOS管(MDL)的漏极与栅极短接，并同时与第二 NMOS管(ML)的漏极和栅极短接；第一 NMOS管(MDL)的源极输出电荷泵高压输出信号Vpp，第二 NMOS管(ML)的源极接输出级电容CL的“ + ”端，输出级电容CL的“-”端接时钟信号。
4.根据权利要求I所述的EEPROM电荷泵电路，其特征在于，电荷泵单元的奇数级，即第I级、第3级、……、第2n-l级的级间电容C的“端相互短接，并与第一非交叠时钟信号clk_bar相连；电荷泵单元的偶数级，即第2级、第4级、……、第2n级的级间电容C的端，分别与时钟驱动信号clk_2、clk_4、……、clk_2n相连；输出级电容CL的端接输出时钟信号clk_L。
全文摘要
本发明公开了一种用于无源UHF RFID芯片的EEPROM的电荷泵电路，主要解决现有EEPROM的电荷泵电路上电期间功耗过大的问题。该装置由双相非交叠时钟产生电路(201)、数字电路(202)、控制逻辑电路(203)和主电荷泵(204)。其中双相非交叠时钟产生电路、数字电路和控制逻辑电路将输入信号转换为n+2位时钟信号送入主电荷泵中，该电荷泵奇数级单元的电容C的“-”端均接时钟信号clk_bar；该电荷泵偶数级单元的电容C的“-”端接到时钟控制信号clk_2、clk_4、……、clk_2n；输出级电容CL的“-”端接时钟信号clk_L；第i时钟信号clk_2i比第i-1时钟信号clk_2(i-1)推迟△t后，i=1,2，…，n，再输出有效时钟信号，从而在上电期间，避免了对所有电容的同时充电，且具有上电期间功耗低的优点。
文档编号H02M3/07GK102780394SQ20121024551
公开日2012年11月14日 申请日期2012年7月16日 优先权日2012年7月16日
发明者任小娇, 庄奕琪, 李小明, 杜永乾 申请人:西安电子科技大学