带过流保护的高速数字输出电路和集成电路的制作方法
【专利摘要】一种带过流保护的高速数字输出电路和集成电路，包括驱动电路、输出开关电路、电流感应开关电路、瞬时放电电路和延时复位电路，电流感应开关电路采样输出至负载的电流并在电流超过保护电流时导通；瞬时放电电路在电流感应开关电路切换到导通状态时开始放电；延时复位电路在电流感应开关电路从切换到断开状态时开始充电；驱动电路在瞬时放电电路的电压低于翻转阈值时输出过流保护信号，在延时复位电路的电压高于翻转阈值时接收输入的电平信号并将电平信号输出至输出开关电路；输出开关电路在接收到过流保护信号时断开以切断负载，在接收到电平信号时输出相应的标准数字信号。过流时经快速放电切断负载实现过流保护，后再通过缓慢充电控制重新上电。
【专利说明】带过流保护的高速数字输出电路和集成电路
【技术领域】
[0001]本发明涉及集成电路【技术领域】，尤其涉及一种带过流保护的高速数字输出电路和包含该高速数字输出电路的集成电路。
【背景技术】
[0002]高速数字输出电路可实时可靠反馈电动车辆的运行状态，例如，反馈车辆的当前车速、电机的当前转速等关键信息至仪表等其他整车设备，成本低廉且可靠性高，可广泛应用于电动自行车、电动汽车、电动摩托车、电动叉车等。
[0003]目前常用的高速数字输出电路为进行短路保护，常采用的方案及缺陷为:
[0004]I)可恢复保险丝，当短路时，流经可恢复保险丝的电路迅速增大，从而导致保险丝发热，阻抗增加，回路电流逐渐减小，从而起到限流保护的作用；
[0005]由于电动汽车等领域，环境温度较高(可高达100°C以上)，可恢复保险丝在高温情况下阻抗较大，影响电路正常工作。
[0006]2)过流自锁电路，短路时，由于采样电阻电压迅速上升，自锁电路工作，将输入控制拉低，强制切断负载，以起到保护高速数字输出电路关键器件的作用。
[0007]采用过流自锁电路，电路复杂且当进行过流自锁保护后，控制器需重新上电，高速数字输出电路才能重新正常工作。
[0008]因此，现有技术存在缺陷，需要改进。
【发明内容】
[0009]本发明要解决的技术问题在于，针对现有技术的上述可靠性低、成本高且保护过后的恢复需要重新上电的缺陷，提供一种可靠性高、成本低且恢复过程简单的带过流保护的高速数字输出电路和集成电路。
[0010]本发明解决其技术问题所采用的技术方案是:构造一种带过流保护的高速数字输出电路，包括将接收的电平信号转换为标准数字信号后输出至负载的输出开关电路，还包括驱动电路、电流感应开关电路、瞬时放电电路和延时复位电路，其中:所述电流感应开关电路用于采样输出至所述负载的电流并在所述电流超过保护电流时导通；所述瞬时放电电路用于在所述电流感应开关电路切换到导通状态时开始放电；所述延时复位电路用于在所述电流感应开关电路从切换到断开状态时开始充电；所述驱动电路用于在所述瞬时放电电路的电压低于翻转阈值时输出过流保护信号，在所述延时复位电路的电压高于所述翻转阈值时接收输入的电平信号并将所述电平信号输出至所述输出开关电路；所述输出开关电路用于在接收到所述过流保护信号时断开以实现切断所述负载，在接收到所述电平信号时输出相应的标准数字信号至所述负载。
[0011]本发明所述的带过流保护的高速数字输出电路，其中，所述延时复位电路包括充电电阻，所述瞬时放电电路包括放电电阻,且延时复位电路和瞬时放电电路共用一个电容；所述电容的第一端连接至所述驱动电路，所述电容的第二端接地；所述电容的第一端还通过所述充电电阻连接至内部电源VCC，所述电容的第一端还通过所述放电电阻以及电流感应开关电路接地。
[0012]本发明所述的带过流保护的高速数字输出电路，其中，所述驱动电路包括与门，所述与门的一个输入端用于接收所述电平信号，所述与门的另一个输入端连接至所述电容的第一端，所述与门的输出端连接至所述输出开关电路。
[0013]本发明所述的带过流保护的高速数字输出电路，其中，所述电流感应开关电路包括三极管和采样电阻，所述三极管的集电极通过所述放电电阻连接至所述电容的第一端，所述三极管的发射极接地，所述采样电阻的一端分别连接至所述三极管的基极和所述输出开关电路，所述采样电阻的另一端接地。
[0014]本发明所述的带过流保护的高速数字输出电路，其中，所述电流感应开关电路还包括滤波电容和滤波电阻；所述滤波电阻串联在所述三极管的基极和采样电阻之间，所述滤波电容与所述滤波电阻以及采样电阻并联。
[0015]本发明所述的带过流保护的高速数字输出电路，其中，还包括用于防止所述滤波电容通过所述滤波电阻以及采样电阻进行放电的二极管，所述二极管的阴极连接至所述滤波电容，所述二极管的阳极连接至所述滤波电阻。
[0016]本发明所述的带过流保护的高速数字输出电路，其中，所述输出开关电路包括MOS管、上拉电阻，所述MOS管的漏极用于与负载连接；所述MOS管的漏极通过所述上拉电阻连接至内部电源VDD，所述MOS管的栅极连接至所述驱动电路，所述MOS管的源极连接至所述采样电阻。
[0017]本发明还公开了一种集成电路，包括如上所述的带过流保护的高速数字输出电路。
[0018]实施本发明的带过流保护的高速数字输出电路和集成电路，具有以下有益效果:在过流时，电流感应开关电路导通，进而使得瞬时放电电路快速放电，驱动电路在瞬时放电电路的电压放电至低于翻转阈值时，输出过流保护信号，于是输出开关电路断开以切断负载的连通通路，实现了过流保护；一旦与负载的连通通路断开，电流恢复正常，电流感应开关电路又会断开，于是延时复位电路开始缓慢充电，经过一段时间之后，延时复位电路的电压充电至高于翻转阈值时，驱动电路将接收的电平信号输出至输出开关电路，开关电路将其转换成相应的标准数字信号，并输出给所述负载，实现正常工作。本发明不仅仅在过流时通过瞬时放电电路的快速放电控制快速切断负载，实现了快速可靠的过流保护，而且，在过流保护之后的恢复是通过延时复位电路的缓慢充电控制，所以不用重新上电即可实现恢复，保证电路关键器件短路时损耗和温升在一定范围，保护电路关键器件，电路简单成本低且可靠性高。
【专利附图】
【附图说明】
[0019]下面将结合附图及实施例对本发明作进一步说明，附图中:
[0020]图1是本发明带过流保护的高速数字输出电路的逻辑框图；
[0021]图2是本发明带过流保护的高速数字输出电路较佳实施例的电路图。
【具体实施方式】
[0022]为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图详细说明本发明的【具体实施方式】。
[0023]参考图1，是本发明带过流保护的高速数字输出电路的逻辑框图；
[0024]本发明公开了一种带过流保护的高速数字输出电路和包含该高速数字输出电路的集成电路。该高速数字输出电路用于将来自DSP电路的电平信号转换为标准数字信号输出。数字信号包括高低电平，数字电路内部对于高低电平的定义与最后输出给外设的标准数字信号的定义是不同的，数字电路内部将高于翻转阈值的电平判定为高电平，低于翻转阈值的电平判定为低电平，而标准数字信号的高低电平一般是指VDD和GND。
[0025]本发明的带过流保护的高速数字输出电路包括:驱动电路1、输出开关电路2、电流感应开关电路3、瞬时放电电路4和延时复位电路5 ；
[0026]所述驱动电路1、输出开关电路2、电流感应开关电路3、瞬时放电电路4、延时复位电路5依次连接，所述延时复位电路5和瞬时放电电路4还均连接至所述驱动电路I ;
[0027]所述电流感应开关电路3用于采样输出至所述负载的电流并在所述电流超过保护电流时导通；所述瞬时放电电路4用于在所述电流感应开关电路3切换到导通状态时开始放电；所述延时复位电路5用于在所述电流感应开关电路3切换到断开状态时开始充电；所述驱动电路I用于在所述瞬时放电电路4的电压低于翻转阈值时输出过流保护信号，在所述延时复位电路5的电压高于所述翻转阈值时接收来自其它DSP电路的电平信号，并将该电平信号输出至所述输出开关电路2 ;所述输出开关电路2用于在接收到所述过流保护信号时断开以实现切断所述负载，在接收到所述电平信号时输出相应的标准数字信号至所述负载。
[0028]在过流时，电流感应开关电路导通，进而使得瞬时放电电路快速放电，驱动电路在瞬时放电电路的电压放电至低于翻转阈值时，输出过流保护信号，于是输出开关电路断开以切断负载的连通通路，实现了过流保护；一旦与负载的连通通路断开，电流恢复正常，电流感应开关电路又会断开，于是延时复位电路开始缓慢充电，经过一段时间之后，延时复位电路的电压充电至高于翻转阈值时，驱动电路将接收的电平信号输出至输出开关电路，开关电路将其转换成相应的标准数字信号，并输出给所述负载，实现正常工作。本发明不仅仅在过流时通过瞬时放电电路的快速放电控制快速切断负载，实现了快速可靠的过流保护，而且，在过流保护之后的恢复是通过延时复位电路的缓慢充电控制，所以不用重新上电即可实现恢复，电路简单成本低且可靠性高。
[0029]下面结合图2，详细阐述本发明的较佳实施例的实现。图中HDO表示用于接收来自DSP电路的电平信号的节点，HDO-表示用于连接负载的节点。
[0030]具体的，驱动电路I包括:与门U1、第一电阻R1、第二电阻R5 ；
[0031]开关电路2包括:N沟道MOS管Q2、上拉电阻R7 ；
[0032]延时复位电路5包括:充电电阻R2，瞬时放电电路4包括放电电阻R3，且延时复位电路5和瞬时放电电路4还共用一个电容Cl ；
[0033]电流感应开关电路3包括:NPN型的三极管Ql、采样电阻R8、滤波电容C2、滤波电阻R6、二极管D1、第三电阻R4;
[0034]其中，与门Ul的一个输入端用于通过第一电阻Rl与DSP电路连接，以接收来自DSP电路的电平信号，与门Ul的另一个输入端连接至电容Cl的第一端，所述与门Ul的输出端连接至MOS管Q2的栅极以控制MOS管Q2导通或截止；
[0035]电容Cl的第二端接地，电容Cl的第一端还通过所述充电电阻R2连接至内部电源VCC，所述电容Cl的第一端还通过所述放电电阻R3连接至三极管Ql的集电极，三极管Ql的发射极接地；
[0036]三极管Ql的基极通过第三电阻R4连接至二极管Dl的阴极，二极管Dl的阳极依次通过滤波电阻R6和采样电阻R8接地，滤波电容C2的一端连接至二极管Dl的阴极，滤波电容C2的另一端接地；
[0037]采样电阻R8与滤波电阻R6连接的一端还连接至MOS管Q2的源极，MOS管Q2的漏极通过上拉电阻R7连接至内部电源VDD。
[0038]与门的两个输入端的任何一个为低电平，则输出为低电平，因此，利用与门的该特性，可以将与门的其中一个输入端作为控制端(例如本实施例中选取的与门Ul的B节点对应的输入端作为控制端)，通过改变控制端的电位实现控制端的高低电平的切换，当控制端为高电平时，则输出端的信号与另一个输入端的信号完全相同，当控制端为低电平时，则输出端一定为低电平。本发明中，在电路正常工作时，维持控制端为高电平，以实现将与另一个输入端的电平一致的电平输出至输出开关电路2，进而以实现标准数字信号的转换，在过流时，将控制端的电位拉低为低电平，输出端输出的低电平作为所述过流保护信号，用于控制切断负载，达到过流保护的目的。消除故障后，电路恢复正常时，通过将控制端的电位又提高至高电平，即可恢复正常。
[0039]图2中，与门的输入端对应的B节点的电位与电容Cl上的电压相同，因此可以通过改变电容Cl的电压而改变B节点的电位实现对与门Ul的输出控制，上述电容Cl与放电电阻R3构成瞬时放电电路4，电容Cl与充电电阻R2构成延时复位电路5，过流保护时，可以通过瞬时放电电路4对其中的电容Cl进行快速放电，从而将B节点的电位迅速拉低为低电平；当故障消除恢复电路时，瞬时放电电路4被断开，延时复位电路5对其中的电容Cl进行充电，从而将B节点的电位拉升到高电平。
[0040]上述提到，过流时通过放电实现拉低控制端电位，进而切断负载，所以，正常状态下，瞬时放电电路4的通路应该是断开的，本发明中即通过三极管Ql控制电容Cl与放电电阻R3构成的放电支路的接地，三极管Ql的导通又进一步的受到采样电阻R8的控制，由于采样电阻R8是串联在三极管Ql的发射极和基极之间，所以采样电阻R8上的压降可以控制三极管Ql的BE节之间的压降，只有该压降达到三极管的开启电压，三极管Ql才会导通。
[0041]优选的，本发明还增加了由滤波电容C2和滤波电阻R6构成的滤波支路，以避免高频干扰，进一步的，为了防止滤波电容C2通过所述滤波电阻R6以及采样电阻R8进行放电，还增加了由二极管Dl构成的单向电路。
[0042]下面结合图2介绍本发明的工作原理:
[0043]正常工作时，由于MOS管Q2、采样电阻R8所在支路的电流非常小(一般为2-10mA)，采样电阻R8上的压降不足以使二极管Dl导通，三极管Ql截止，内部电源VCC通过充电电阻R2对电容Cl充电，直至电容Cl上电压达到VCC高于翻转阈值，此时B节点输入为高电平，所以此时与门Ul的输出端所输出的电平与A节点一致:当HDO输出为低电平时，A节点为低电平，与门Ul输出信号为低电平，于是MOS管Q2关断，内部电源VDD通过上拉电阻R7输出至HD0-，HD0-输出为高电平；当HDO输出为高电平时，A点为高电平，与门Ul输出信号为高电平，该高电平通过第二电阻R5驱动MOS管Q2，MOS管Q2导通，由于该MOS管Q2和采样电阻R8的阻抗较小，VDD电流通过上拉电阻R7、M0S管Q2、采样电阻R8回流至地，HDO-输出低电平。
[0044]当发生短路现象，如将HDO-接成高电平时，MOS管Q2开通，则上拉电阻R7、M0S管Q2、采样电阻R8所在支路电流迅速增大，采样电阻R8上的压降迅速升高，二极管Dl导通，三极管Ql基极电压上升，当基极电压超过三极管的BE节的开启电压0.7V时，三极管Ql饱和导通，因此内部电源VCC处的电压通充电电阻R2、放电电阻R3、三极管Ql回流至地，同时，由于电容Cl和放电电阻R3构成的瞬时放电电路通过三极管Ql接地，电容Cl通过放电电阻R3、三极管Ql开始放电，B节点电位迅速被拉低至小于与门Ul的翻转阈值，即为为低电平，此时无论A节点输入何种电平，与门Ul输出端仅输出低电平作为过流保护信号，MOS管Q2关断，因此负载被切断，进行数字输出电路的保护。当MOS管Q2关断后，采样电阻R8上电流减小，于是，二极管Dl、三极管Ql截止，内部电源VCC重新通过充电电阻R2对电容Cl充电，直至电容Cl上电压超过与门Ul的翻转阀值，即为为高电平，于是，与门Ul的输出端的电平与A节点(HDO)输入的电平信号相同，电路恢复正常工作。
[0045]可见，通过设置采样电阻R8的电阻值即可设置短路保护限值，较佳实施例中，短路保护限值:1 = (VF+VBE)/R8，其中VF为二极管Dl导通压降，VBE为三极管Ql的BE结导通压降。
[0046]其中，放电时间常数τ I = R3C1，充电时间常数T2 = R2C1, HC1分别表示充电电阻R2、放电电阻R3的电阻值、电容Cl的电容值。可见要实现快速放电和缓慢充电，可以通过选择阻止很小的放电电阻R3和阻值较大的充电电阻R2。通过合理设置充电电阻R2、电容Cl的参数，即可调整短路恢复时间，也可以保证电路关键器件短路时损耗和温升在一定范围，保护电路关键器件。
[0047]综上所述，本发明在过流时，电流感应开关电路导通，进而使得瞬时放电电路快速放电，驱动电路在瞬时放电电路的电压放电至低于翻转阈值时，输出过流保护信号，于是输出开关电路断开以切断负载的连通通路，实现了过流保护；一旦与负载的连通通路断开，电流恢复正常，电流感应开关电路又会断开，于是延时复位电路开始缓慢充电，经过一段时间之后，延时复位电路的电压充电至高于翻转阈值时，驱动电路将接收的电平信号输出至输出开关电路，开关电路将其转换成相应的标准数字信号，并输出给所述负载，实现正常工作。本发明不仅仅在过流时通过瞬时放电电路的快速放电控制快速切断负载，实现了快速可靠的过流保护，而且，在过流保护之后的恢复是通过延时复位电路的缓慢充电控制，所以不用重新上电即可实现恢复，电路简单成本低且可靠性高。
[0048]上面结合附图对本发明的实施例进行了描述，但是本发明并不局限于上述的【具体实施方式】，上述的【具体实施方式】仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些均属于本发明的保护之内。
【权利要求】
1.一种带过流保护的高速数字输出电路，包括将接收的电平信号转换为标准数字信号后输出至负载的输出开关电路(2)，其特征在于，还包括驱动电路(I)、电流感应开关电路(3)、瞬时放电电路(4)和延时复位电路(5)，其中:所述电流感应开关电路(3)用于采样输出至所述负载的电流并在所述电流超过保护电流时导通；所述瞬时放电电路(4)用于在所述电流感应开关电路(3)切换到导通状态时开始放电；所述延时复位电路(5)用于在所述电流感应开关电路(3)切换到断开状态时开始充电；所述驱动电路(I)用于在所述瞬时放电电路⑷的电压低于翻转阈值时输出过流保护信号，在所述延时复位电路(5)的电压高于所述翻转阈值时接收输入的电平信号并将所述电平信号输出至所述输出开关电路(2);所述输出开关电路(2)用于在接收到所述过流保护信号时断开以实现切断所述负载，在接收到所述电平信号时输出相应的标准数字信号至所述负载。
2.根据权利要求1所述的带过流保护的高速数字输出电路，其特征在于，所述延时复位电路(5)包括充电电阻(R2)，所述瞬时放电电路(4)包括放电电阻(R3)，且延时复位电路(5)和瞬时放电电路(4)共用一个电容(Cl);所述电容(Cl)的第一端连接至所述驱动电路(I)，所述电容(Cl)的第二端接地；所述电容(Cl)的第一端还通过所述充电电阻(R2)连接至内部电源VCC，所述电容(Cl)的第一端还通过所述放电电阻(R3)以及电流感应开关电路⑶接地。
3.根据权利要求2所述的带过流保护的高速数字输出电路，其特征在于，所述驱动电路(I)包括与门(UI)，所述与门(Ul)的一个输入端用于接收所述电平信号，所述与门(Ul)的另一个输入端连接至所述电容(Cl)的第一端，所述与门(Ul)的输出端连接至所述输出开关电路(2)。
4.根据权利要求2所述的带过流保护的高速数字输出电路，其特征在于，所述电流感应开关电路(3)包括三极管(Ql)和采样电阻(R8)，所述三极管(Ql)的集电极通过所述放电电阻(R3)连接至所述电容(Cl)的第一端，所述三极管(Ql)的发射极接地，所述采样电阻(R8)的一端分别连接至所述三极管(Ql)的基极和所述输出开关电路(2)，所述采样电阻(R8)的另一端接地。
5.根据权利要求4所述的带过流保护的高速数字输出电路，其特征在于，所述电流感应开关电路(3)还包括滤波电容(C2)和滤波电阻(R6);所述滤波电阻(R6)串联在所述三极管(Ql)的基极和采样电阻(R8)之间，所述滤波电容(C2)与所述滤波电阻(R6)以及采样电阻(R8)并联。
6.根据权利要求5所述的带过流保护的高速数字输出电路，其特征在于，还包括用于防止所述滤波电容(C2)通过所述滤波电阻(R6)以及采样电阻(R8)进行放电的二极管(Dl)，所述二极管(Dl)的阴极连接至所述滤波电容(C2)，所述二极管(Dl)的阳极连接至所述滤波电阻(R6)。
7.根据权利要求4所述的带过流保护的高速数字输出电路，其特征在于，所述输出开关电路⑵包括MOS管(Q2)、上拉电阻(R7)，所述MOS管(Q2)的漏极用于与负载连接；所述MOS管(Q2)的漏极通过所述上拉电阻(R7)连接至内部电源VDD，所述MOS管(Q2)的栅极连接至所述驱动电路(I)，所述MOS管(Q2)的源极连接至所述采样电阻(R8)。
8.一种集成电路，其特征在于，包括如权利要求1-7任一项所述的带过流保护的高速数字输出电路。
【文档编号】H02H3/06GK104332945SQ201410606519
【公开日】2015年2月4日 申请日期:2014年10月30日 优先权日:2014年10月30日
【发明者】何晓飞, 汪顺军, 刘洋, 马梦隐 申请人:深圳市汇川技术股份有限公司