Dc-dc调节器的制造方法
【专利摘要】本发明涉及一种DC-DC调节器，包括：模式选择器对DC-DC模块的工作状态标志信号T_Flag所对应的输出电压下降时间TOFF进行计时，当输出电压下降时间TOFF大于负载电流达到临界电流IO_TH的第一时间TO_TH时，模式选择器输出第一信号TIL，当第一信号TIL的次数连续N次时，模式选择器输出第二信号ENM，并基于第二信号ENM使能LDO模块，禁止DC-DC模块，以使DC-DC调节器工作在LDO模式；LDO模块采样负载电流IO，当负载电流IO大于m倍临界电流IO_TH时，LDO模块输出第三信号IO_Flag，当第三信号IO_Flag持续时间大于第二时间TANTI时，模式选择器输出第四信号TIH，并基于第四信号TIH禁止LDO模块，使能DC-DC模块，以使DC-DC调节器工作在开关模式。在负载较低或待机时，本发明极大减小DC-DC调节器的功耗，延长电池的使用时间。
【专利说明】DC-DC调节器
【技术领域】
[0001] 本发明涉及电子领域，尤其涉及一种超低待机功耗的直流（DirectCurrent, DC)-DC调节器。
【背景技术】
[0002] 在超小容量锂电池供电的电子系统中，都采用降压型DC-DC调节器为系统供电， 提高效率和延长电池使用时间。
[0003] 现有技术中，降压型DC-DC调节器在满载或较大负载时工作在脉冲宽度调制 (PulseWidthModulation，PWM)模式，此时的效率比较高，能够达到90%左右；在负载较 小时，切换到脉冲频率调制（PulseFrequencyModulation,PFM)模式，此时的效率会下 降，一般达到40% -80%;当负载趋于空载或待机时，效率接近0%，此时功耗主要是内部复 杂的模拟和数字控制以及驱动电路的功耗，一般情况下模拟和数字控制以及驱动电路的功 耗大约几十微安。因此，现有技术中的降压型DC-DC调节器因存在着较庞大的模拟和数字 控制以及驱动电路，在负载较低甚至在待机时，功耗较大，效率低。
【发明内容】
[0004] 本发明的目的是解决现有技术中的降压型DC-DC调节器在负载较低和待机时，功 耗较大、效率低的问题。
[0005] 本发明实施例提供了一种DC-DC调节器，所述DC-DC调节器包括：模式选择器，LD0 模块，DC-DC模块；
[0006] 所述DC-DC模块的输出端连接至所述模式选择器的第一输入端，所述LD0模块的 输出端连接至所述模式选择器的第二输入端，所述模式选择器的第二输出端连接至LD0模 块的使能端、并经第一非门后连接至所述DC-DC模块的使能端；
[0007] 模式选择器对所述DC-DC模块的工作状态标志信号T_Flag所对应的输出电压下 降时间1^进行计时，当所述输出电压下降时间大于负载电流达到临界电流的第一 时间T〇_th时，所述模式选择器输出第一信号TIL，当所述第一信号TIL的次数连续N次时， 所述模式选择器输出第二信号ENM，并基于所述第二信号ENM使能所述LD0模块，禁止所述 DC-DC模块，以使所述DC-DC调节器工作在LD0模式；
[0008] 所述LD0模块采样负载电流L，当所述负载电流L大于m倍所述临界电流L?时， 所述LD0模块输出第三信号IQ_Flag，当所述第三信号IQ_Flag持续时间大于第二时间TANn 时，所述模式选择器输出第四信号TIH，并基于所述第四信号TIH禁止所述LD0模块，使能所 述DC-DC模块，以使所述DC-DC调节器工作在开关模式；
[0009] 其中，所述N为正整数，所述m彡1.2。
[0010] 优选地，所述模式选择器包括：低功耗低频率振荡器LPLF0SC，第一计时器，第二 计时器，检测模块，RS触发器，或门，第二非门；
[0011] 所述DC-DC模块的工作状态标志信号T_Flag输入至所述第一计时器的第一输入 端，所述第一计时器的输出端连接至所述检测模块的第一输入端，所述检测模块的输出端 连接至所述RS触发器的第一输入端，所述RS触发器的第一输出端连接至所述第一非门、第 二计时器的第一输入端，所述RS触发器的第二输出端连接至所述第一计时器的第二输入 端，所述LPLFOSC的第一输出端连接至所述检测模块、所述带隙模块、所述第一计时器的第 三输入端和所述第二计时器的第二输入端，作为所述检测模块、带隙模块、第一计时器和第 二计时器的时钟，所述第二计时器的输出端连接至所述或门的第一输入端，所述或门的输 出端连接至所述RS触发器的第二输入端，所述DC-DC调节器的使能信号EN连接至所述第 二非门的输入端，所述第二非门的输出端连接至所述或门的第二输入端；
[0012] 所述第一计时器用于对所述DC-DC模块工作状态标志信号T_Flag所对应的输出 电压下降时间进行计时，当所述输出电压下降时间大于负载电流达到临界电流L TH的第一时间T〇_th时，所述第一计时器输出第一信号TIL;
[0013] 所述检测模块用于对第一信号TIL的次数进行检测，当所述第一信号TIL的次数 连续N次时，所述检测模块输出第五信号LD0M，并将所述第五信号LD0M输入给所述RS触发 器；
[0014] 所述第二计时器用于接收当所述负载电流L大于m倍所述临界电流1<^时，所述 LD0模块输出的第三信号I^Flag，并对所述第三信号I^Flag的持续时间进行计时，当所述 第三信号I〇_Flag持续时间大于第二时间Tanti，所述第二计时器输出第四信号TIH，并将所 述第四信号TIH输入至所述或门的一端；
[0015] 所述直流DC-DC调节器的使能信号EN经第二非门后生成的第六信号ENB输入至 或门的另一端，所述或门输出的第七有效信号PFMM输入至所述RS触发器；
[0016] 所述RS触发器根据接收到的所述第五信号LD0M或第七信号PFMM，生成第二信号E匪和第八信号ENMB，根据所述第二信号E匪使能所述LD0模块、禁止所述DC-DC模块、使 能所述第二计时器，根据所述第八信号ENMB禁止所述第一计时器，又或者，根据所述第二 信号E匪禁止所述LD0模块、使能所述DC-DC模块、禁止所述第二计时器，根据所述第八信 号ENMB使能所述第一计时器。
[0017] 优选地，所述DC-DC调节器包括：带隙模块；
[0018] 所述模式选择器的第一输出端连接至所述带隙模块的输入端作为带隙模块时钟， 所述模式选择器的第二输出端连接至带隙模块的控制端；
[0019] 所述LPLF0SC输出低频时钟信号TCLK，当所述DC-DC调节器工作在LD0模式时， 所述带隙模块根据其控制端的第二信号E匪工作在间歇模式。
[0020] 优选地，所述DC-DC调节器还包括：电源；
[0021] 所述电源，用于为所述模式选择器，LD0模块，DC-DC模块，带隙模块供电。
[0022] 优选地，所述DC-DC调节器还包括：反馈网络；
[0023] 所述反馈网络，用于采样DC-DC调节器的输出电压，产生的VFB信号反馈给LD0模 块和DC-DC模块。
[0024] 优选地，所述第一时间为临界时间，所述第二时间为抗干扰时间。
[0025] 优选地，利用
【权利要求】
1. 一种直流DC-DC调节器，其特征在于，所述DC-DC调节器包括：模式选择器，LDO模 块，DC-DC模块； 所述DC-DC模块的输出端连接至所述模式选择器的第一输入端，所述LD0模块的输出 端连接至所述模式选择器的第二输入端，所述模式选择器的第二输出端连接至LD0模块的 使能端、并经第一非门后连接至所述DC-DC模块的使能端； 模式选择器对所述DC-DC模块的工作状态标志信号（T_Flag)所对应的输出电压下降 时间（〇进行计时，当所述输出电压下降时间（〇大于负载电流达到临界电流的 第一时间（T〇_th)时，所述模式选择器输出第一信号（TIL)，当所述第一信号（TIL)的次数连 续N次时，所述模式选择器输出第二信号（ENM)，并基于所述第二信号（ENM)使能所述LD0 模块，禁止所述DC-DC模块，以使所述DC-DC调节器工作在LD0模式； 所述LD0模块采样负载电流（IJ，当所述负载电流（IJ大于m倍所述临界电流 时，所述LD0模块输出第三信号（IQ_Flag)，当所述第三信号（IQ_Flag)持续时间大于第二 时间〇mTI)时，所述模式选择器输出第四信号（TIH)，并基于所述第四信号（TIH)禁止所述 LD0模块，使能所述DC-DC模块，以使所述DC-DC调节器工作在开关模式； 其中，所述N为正整数，所述m3 1.2。
2. 根据权利要求1所述的DC-DC调节器，其特征在于，所述模式选择器包括：低功耗低 频率振荡器LPLF 0SC，第一计时器，第二计时器，检测模块，RS触发器，或门，第二非门； 所述DC-DC模块的工作状态标志信号（T_Flag)输入至所述第一计时器的第一输入端， 所述第一计时器的输出端连接至所述检测模块的第一输入端，所述检测模块的输出端连接 至所述RS触发器的第一输入端，所述RS触发器的第一输出端连接至所述第一非门、第二计 时器的第一输入端，所述RS触发器的第二输出端连接至所述第一计时器的第二输入端，所 述LPLF 0SC的第一输出端连接至所述检测模块、所述带隙模块、所述第一计时器的第三输 入端和所述第二计时器的第二输入端，作为所述检测模块、带隙模块、第一计时器和第二计 时器的时钟，所述第二计时器的输出端连接至所述或门的第一输入端，所述或门的输出端 连接至所述RS触发器的第二输入端，所述DC-DC调节器的使能信号（EN)连接至所述第二 非门的输入端，所述第二非门的输出端连接至所述或门的第二输入端； 所述第一计时器用于对所述DC-DC模块工作状态标志信号（T_Flag)所对应的输出电 压下降时间进行计时，当所述输出电压下降时间（〇大于负载电流达到临界电流 (lira)的第一时间（T〇_th)时，所述第一计时器输出第一信号（TIL); 所述检测模块用于对第一信号（TIL)的次数进行检测，当所述第一信号（TIL)的次数 连续N次时，所述检测模块输出第五信号（LD0M)，并将所述第五信号（LD0M)输入给所述RS 触发器； 所述第二计时器用于接收当所述负载电流（U大于m倍所述临界电流时，所述 LD0模块输出的第三信号（IQ_Flag)，并对所述第三信号（IQ_Flag)的持续时间进行计时， 当所述第三信号（I^Flag)持续时间大于第二时间（T^D，所述第二计时器输出第四信号 (TIH)，并将所述第四信号（TIH)输入至所述或门的一端； 所述直流DC-DC调节器的使能信号（EN)经第二非门后生成的第六信号（ENB)输入至 或门的另一端，所述或门输出的第七有效信号（PFMM)输入至所述RS触发器； 所述RS触发器根据接收到的所述第五信号（LD0M)或第七信号（PFMM)，生成第二信号 (ENM)和第八信号（ENMB)，根据所述第二信号（ENM)使能所述LDO模块、禁止所述DC-DC模 块、使能所述第二计时器，根据所述第八信号（ENMB)禁止所述第一计时器，又或者，根据所 述第二信号（ENM)禁止所述LD0模块、使能所述DC-DC模块、禁止所述第二计时器，根据所 述第八信号（ENMB)使能所述第一计时器。
3. 根据权利要求1或2所述的DC-DC调节器，其特征在于，所述DC-DC调节器包括：带 隙模块； 所述模式选择器的第一输出端连接至所述带隙模块的输入端作为带隙模块时钟，所述 模式选择器的第二输出端连接至带隙模块的控制端； 所述LPLF 0SC输出低频时钟信号（TCLK)，当所述DC-DC调节器工作在LD0模式时，所 述带隙模块根据其控制端的第二信号E匪工作在间歇模式。
4. 根据权利要求1所述的DC-DC调节器，其特征在于，所述DC-DC调节器还包括：电 源； 所述电源，用于为所述模式选择器，LD0模块，DC-DC模块，带隙模块供电。
5. 根据权利要求1所述的DC-DC调节器，其特征在于，所述DC-DC调节器还包括：反馈 网络； 所述反馈网络，用于采样DC-DC调节器的输出电压，产生的VFB信号反馈给LD0模块和 DC-DC模块。
6. 根据权利要求1所述的DC-DC调节器，其特征在于，所述第一时间为临界时间，所述 第二时间为抗干扰时间。
V_2)，CPAKA是DC-DC模块中功率开关管的总的寄生电容，IP是电感电流峰值。
9.根据权利要求1所述的DC-DC调节器，其特征在于，所述LD0模块共享DC-DC模块 中的误差放大器、功率开关管的上管的全部或者一部分作为所述LD0模块的调整管，所述 LPLF 0SC共享DC-DC模块中的高频振荡器。
【文档编号】H02M3/10GK104348359SQ201410606047
【公开日】2015年2月11日 申请日期:2014年10月31日 优先权日:2014年10月31日
【发明者】王才宝, 王钊 申请人:无锡中星微电子有限公司