电压控制电路的制作方法

本发明涉及存储器技术领域，特别涉及一种电压控制电路。

背景技术：

非易失性存储器需要通过f-n隧道效应或者热电子效应将电荷转移到浮栅或绝缘层上，这一过程通常称为高压擦写，使用的电压一般为12伏至18伏。在闪存特别是低电压闪存器件中，往往需要通过电荷泵(chargepump)来产生擦除电压。擦除电压产生过程中如果上升过快，往往会对存储器单元的隧道氧化膜或隔离氧化膜产生额外的冲击(stress)，从而逐步引起损伤。这样的损伤往往会使浮栅或绝缘层内的电荷更易逃逸，从而产生了长期可靠性的问题。为减小非易失性存储器单元的擦除电压损伤以增加存储器的可靠性指标，如擦写次数和数据保存时间，需要存储器内置的高压发生器电荷泵的输出高压斜率可控，一般要求为几十微秒至上百微秒。

传统的解决方案一般为简单的充放电控制，或者通过振荡器频率随电压变化做补偿，近似实现上升斜率的控制，或者，也有用输入时钟频率部分补偿上升速度的；另外还有通过其他复杂模拟电路的方法进行控制。前者的实现精度不够，会造成在一些应用条件下可靠性指标的下降，后者需要比较精准的设计，电路或者对工艺依赖大、或者需要较大的版图面积。

技术实现要素：

本发明的目的在于，提供一种电压控制电路，解决现有技术中电压上升或下降的速率过快导致器件损伤的问题。

为解决上述技术问题，本发明提供一种电压控制电路，包括：

电荷泵，用于产生电压，并给一输出端提供电压；

检测单元，用于检测所述电荷泵提供给所述输出端的电压值；

速率控制单元，用于依次向所述检测单元提供多个参考电压，当所述检测单元判断所述输出端的电压值达到接收的一个所述参考电压与一比例常数的乘积时，输出一逻辑信号到所述速率控制单元，所述速率控制单元根据所述逻辑信号延时输出另一个所述参考电压到所述检测单元；

振荡器，接收所述逻辑信号，并控制所述电荷泵的输出。

可选的，所述速率控制单元包括：

逻辑单元，接收所述逻辑信号，并输出多个开关信号；

多个开关支路，每一所述开关支路连接一个所述参考电压，所述多个开关支路接收所述多个开关信号，根据所述多个开关信号导通其中一个所述开关支路，将所述一个开关支路上的参考电压输出到所述检测单元。

可选的，每一所述开关支路包括：

延时单元，连接于所述逻辑单元，接收所述开关信号，并输出延时开关信号；

反相器，接收所述延时开关信号，并输出反相延时开关信号；

选择开关，依次接收所述延时开关信号和所述反相延时开关信号，导通其中的某一选择开关，并输出该开关支路上的参考电压。

可选的，所述输出端的电压值与导通的开关支路上的参考电压成正比，比值为所述比例常数。

可选的，所述速率电压控制电路包括至少四个所述开关支路。

可选的，所述多个开关支路的参考电压依次增大。

可选的，所述选择开关为cmos开关支路，包括第一pmos晶体管和第一nmos晶体管，所述第一pmos晶体管的源极和所述第一nmos晶体管的源极连接所述参考电压的输入端，所述第一pmos晶体管的漏极和所述第一nmos晶体管的漏极连接所述参考电压的输出端，所述第一nmos晶体管的栅极连接所述反相延时开关信号，所述第一pmos晶体管的栅极连接所述延时开关信号。

可选的，所述延时单元包括：

第二pmos晶体管，源极连接第一电源端，漏极连接第一节点，栅极连接所述开关信号；

第二nmos晶体管，源极连接第二电源端，栅极连接所述开关信号；

第一晶体管串结构，所述晶体管串结构连接于所述第一节点与所述第二nmos晶体管的漏极之间；

第三pmos晶体管，源极连接所述第一电源端，栅极连接所述第一节点；

第六nmos晶体管，源极连接所述第二电源端，漏极连接第二节点，栅极连接所述第一节点，所述第二节点输出所述延时开关信号；

第二晶体管串结构，所述第二晶体管串结构连接于所述第三pmos晶体管的漏极与所述第二节点之间；

第十nmos晶体管，栅极连接所述第一节点，源极和漏极连接所述第二电源端。

可选的，所述第一晶体管串结构包括依次串联于所述第一节点和所述第二nmos晶体管漏极之间的第三nmos晶体管、第四nmos晶体管和第五nmos晶体管，所述第三nmos晶体管的栅极、所述第四nmos晶体管的栅极和所述第五nmos晶体管的栅极连接所述第一电源端。

可选的，所述第一晶体管串结构包括依次串联于所述第三pmos晶体管漏极和所述第二节点之间的第七nmos晶体管、第八nmos晶体管和第九nmos晶体管，所述第七nmos晶体管的栅极、所述第八nmos晶体管的栅极和所述第九nmos晶体管的栅极连接所述第一电源端。

可选的，当所述输出端的电压值不等于所述参考电压与所述比例常数的乘积时，所述逻辑信号为低电平，当所述输出端电压等于所述参考电压与所述比例常数的乘积时，所述逻辑信号为高电平。

本发明的电压控制电路中，依次向所述检测单元提供多个参考电压，检测单元检测输出端的电压，根据比较输出端电压值与参考电压之间的大小关系输出相应的逻辑信号，速率控制单元接收到逻辑信号，得到多个开关信号，并将多个开关支路中的一路导通，使得与该开关支路连接的参考电压延时输出到检测单元，电荷泵继续到输出端进行充电。本发明中，输出端的电压逐渐升高，当达到某一预定的参考电压与一比例常数时，电压值维持一段时间的稳定，从而可以控制输出端电压上升的速率和时间。

附图说明

图1为本发明一实施例中的电压控制电路的示意图；

图2为本发明一实施例中速率控制单元的示意图；

图3为本发明一实施例中延时单元的示意图；

图4为本发明一实施例中电压控制电路的原理图；

图5为本发明一实施例中电压控制电路的仿真图。

具体实施方式

下面将结合示意图对本发明的电压控制电路进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。

本发明的核心思想在于，依次向所述检测单元提供多个参考电压，检测单元检测输出端的电压，根据比较输出端电压值与参考电压之间的大小关系输出相应的逻辑信号，速率控制单元接收到逻辑信号，得到多个开关信号，并将多个开关支路中的一路导通，使得与该开关支路连接的参考电压延时输出到检测单元，电荷泵继续到输出端进行充电。本发明中，输出端的电压逐渐升高，当达到某一预定的参考电压与一比例常数时，电压值维持一段时间的稳定，使得电荷泵延时一段时间对输出端进行充电，从而可以控制输出端电压上升的速率和时间。

以下结合图1～图5对本发明的电压控制电路进行详细说明。

参考图1中所示，本发明的电压控制电路包括电荷泵10、检测单元20、速率控制单元30和振荡器40，电荷泵10用于产生一高压，并将该高压给输出端vpp，检测单元20连接于所述电荷泵10与所述输出端之间，依次向所述检测单元20提供多个参考电压，所述检测单元20检测所述电荷泵10提供给所述输出端的电压值vpp，并依次将所述电压值与所述参考电压进行比较，当所述检测单元20判断所述输出端vpp的电压值达到某一参考电压与一比例常数的乘积时，输出一逻辑信号hstop，速率控制单元30连接于所述检测单元20，具有多个开关支路，每一开关支路连接一参考电压，所述检测单元20用于接收所述逻辑信号hstop，根据所述逻辑信号hstop导通其中的一开关支路，并延时输出该开关支路上的参考电压vref_op到所述检测单元20，振荡器40连接于所述电荷泵10，接收所述逻辑信号hstop，并控制所述电荷泵10的输出。

参考图2中所示，所述速率控制单元包括逻辑单元31和多个开关支路、每一开关支路包括一延时单元32、一反相器33以及一选择开关34。所述逻辑单元31接收所述逻辑信号hstop，并输出多个开关信号triglevel，在本实施例中，所述速率电压控制电路包括至少四个开关支路，逻辑单元31输出四个开关信号triglevel<0>、triglevel<1>、triglevel<2>、triglevel<3>、分别用于控制不同的开关支路。接着，延时单元32接收所述多个开关信号triglevel，并输出多个延时开关信号s，例如，每一开关支路相应的输出延时开关信号s_<0>、s_<1>、s_<2>、s_<3>。多个反相器33接收所述多个延时开关信号s，并输出多个反相延时开关信号sb，例如，相应的输出反相延时开关信号sb_<0>、sb_<1>、sb_<2>、sb_<3>。多个选择开关34依次接收所述多个延时开关信号s以及多个反相延时开关信号sb，相应的导通其中的某一开关支路，并输出该开关支路上的参考电压vref_op到检测单元20。

进一步的，参考图2所示，所述选择开关为cmos选择开关，cmos选择开关包括第一pmos晶体管p1和第一nmos晶体管n1，所述第一pmos晶体管p1的源极和所述第一nmos晶体管n1的源极连接所述参考电压的输入端，即参考电压vref<0>、vref<1>、vref<2>、vref<3>，所述第一pmos晶体管p1的漏极和所述第一nmos晶体管n1的漏极连接所述参考电压的输出端vref_op，所述第一nmos晶体管n1的栅极连接所述反相延时开关信号sb，所述第一pmos晶体管p1的栅极连接所述延时开关信号s。当选择开关中的一个闭合时，所述输出端的电压值vpp与该选择开关所在的开关支路的参考电压成正比。

继续参考图3中所示，本实施例中，所述延时单元包括：

第二pmos晶体管p2，源极连接第一电源端vdd，漏极连接第一节点s1，栅极连接所述逻辑信号hstop；

第二nmos晶体管n2，源极连接第二电源端vss，栅极连接所述逻辑信号hstop；

第一晶体管串结构321，所述晶体管串结构连321接于所述第一节点s1与所述第二nmos晶体管n2的漏极之间；

第三pmos晶体管p3，源极连接所述第一电源端vdd，栅极连接所述第一节点s1；

第六nmos晶体管n6，源极连接所述第二电源端vss，漏极连接第二节点s2，栅极连接所述第一节点s1，其中，第二节点s2输出延时开关信号s；

第二晶体管串结构322，所述第二晶体管串322结构连接于所述第三pmos晶体管p3的漏极与所述第二节点s2之间；

第十nmos晶体管n10，栅极连接所述第一节点s1，源极和漏极连接所述第二电源端vss。

继续参考图3所示，所述第一晶体管串结构321包括串联于第一节点s1和第二nmos晶体管n2之间的第三nmos晶体管n3、第四nmos晶体管n4和第五nmos晶体管n5，所述第三nmos晶体管n3的栅极、所述第四nmos晶体管n4的栅极和所述第五nmos晶体管n5的栅极连接所述第一电源端vdd。

继续参考图3所示，所述第二晶体管串结构322包括串联于所述第三pmos晶体管p3和第二节点s2之间的第七nmos晶体管n7、第八nmos晶体管n8和第九nmos晶体管n9，所述第七nmos晶体管n7的栅极、所述第八nmos晶体管n8的栅极和所述第九nmos晶体管n9的栅极连接所述第一电源端vdd。

本实施例中，延时单元32接收开关信号triglevel，当开关信号triglevel由低电平变为高电平时，第一节点s1的电位由高电平延时变为低电平，之后，第二节点s2的电位由低电平延时变为高电平，从而使得开关信号triglevel延时输出，形成延时开关信号s。需要说明的是，本发明中，每一开关支路的延时单元32的结构可以相同，也可以不同，使得每一开关支路的延时时间可以相同或不同，此为根据实际电路设计进行的选择，对此本发明中不做赘述。

需要说明的是，本实施例中，所述多个参考电压依次增大。即所述多个开关连接的参考电压vref<0>、vref<1>、vref<2>、vref<3>依次增大。电压控制电路的原理图参考图4所示，当所述输出端的电压vpp低于接收到的所述参考电压与比例常数的乘积时，所述逻辑信号hstop为低电平，当所述输出端电压vpp达到接收到的参考电压与比例常数的乘积时，所述逻辑信号hstop为高电平。

具体的，在第一时间段t1内，速率控制单元30的第一个开关支路打开，将参考电压vref<0>输出到检测单元20，检测单元20检测到输出端的电压vpp小于设定的第一个参考电压vref<0>与比例常数k的乘积，逻辑信号hstop为低电平，电荷泵10不断给输出端充电，直至输出端的电压vpp等于k×参考电压k×vref<0>，检测单元20检测到输出端的电压值vpp等于k×参考电压vref<0>，逻辑信号hstop为高电平，使得第二开关支路打开，由于延时单元32的作用，使得第二个开关支路延时导通，从而使得逻辑信号hstop一直未高电平，使得振荡器10控制电荷泵停止向输出端vpp充电，从而输出端的电压值vpp维持稳定一端时间，形成台阶。也就是第二时间段t2。之后，在第三时间段t3内，第二个开关支路导通，从而参考电压vref<1>输出到检测单元，使得检测单元20检测到输出端的电压vpp小于设定的参考电压vref<1>与比例常数k的乘积，使得逻辑信号hstop为低电位，电荷泵10继续对输出端充电，输出端的电压vpp不断上升。在第四时间段t4内，输出端的电压vpp到达k×参考电压vref<1>，使得逻辑信号hstop为高电平，使得第三个开关支路导通，由于第三个开关支路延时导通从而而输出端的电压值维持稳定一端时间，形成台阶。之后，依次类推，在第五时间段t5内，输出端的电压vpp不断升高，并最终升到需要的存储器的擦除电压。

本发明的电压控制电路的仿真图参考图5中所示，输出端vpp的电压先上升，再维持稳定，接着再上升，再维持稳点，因此，本发明中可以控制输出端电压上升的速率和时间。

综上所述，本发明的电压控制电路，依次向所述检测单元提供多个参考电压，检测单元检测输出端的电压，根据比较输出端电压值与目标电压之之间的大小关系输出相应的逻辑信号，速率控制单元接收到逻辑信号，得到多个开关信号，并将多个开关支路中的一路导通，使得与该开关支路连接的参考电压延时输出到检测单元，电荷泵继续到输出端进行充电。本发明中，输出端的电压逐渐升高，当达到某一预定的参考电压与一比例常数时，电压值维持一段时间的稳定，从而可以控制输出端电压上升的速率和时间。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。