用于电压应力测试的开关电路及测试系统的制作方法

本实用新型涉及电路设计，尤其是涉及用于电子器件的电压应力测试的电路。

背景技术：

目前，电子技术广泛地运用于人们的日常生活中，例如汽车中电子娱乐产品和控制系统。尤其是是像汽车中的控制系统对汽车的安全、舒适度都有重大影响，不合质量要求的电子器件的使用会严重影响安全和品质。因此为了确保可靠，对于这类关键应用的模拟器件或功率器件则必须进行应力测试，即器件要满足一定的极限要求，对于常用的功率器件例如MOS管这样的绝缘栅型晶体管，就是要保证在一定的应力电压下，其栅极不会损坏，仍能正常工作。

现有技术中常用于对MOS管进行应力测试的电路如图1所示，其中由串联在电源VP与地GND之间的P沟道MOS管PM1与N沟道MOS管NM1构成待测试的MOS管NMSW的驱动电路，而在驱动电路与NMSW的栅极之间通过一个电阻R来联接，并且在电阻R与栅极之间设置一个测试盘，如图中T-Pad所示，通过该测试盘施加测试应力电压。不难理解，在正常工作模式下，由于电阻R的始终存在，必然限制了所述驱动电路与MOS管之间的驱动电流的大小，从而影响了驱动电路的压摆率。

图2示出现有技术中另一种电压应力测试系统。如图所示，由P沟道MOS管PM1与MOS管NM1构成的驱动电路通过一个P沟道MOS管PM2串联连接至电源VP。而P沟道MOS管PM2的栅极连接至一开关N沟道MOS管NM2的漏极，同时在P沟道MOS管PM2的栅极与源极之间通过电阻R连接。由此，由P沟道MOS管PM2、MOS管NM2以及电阻构成该电压应力测试系统的控制电路。按照该方案，在正常工作模式下，MOS管NM2的栅极接收具有高电压的测试控制信号，由此MOS管NM2导通，从而将PM2的栅极置于低电平，进而导致PM2完全导通，因此驱动电路PM1、NM1可驱动NMSW正常工作。由于电阻R并不在由PM2、PM1、NM1构成的供电驱动线路中，因此该电阻R并不会像图1所示方案那样直接影响驱动电路的压摆率。

然而，也应看到，在该电路配置中，当MOS管PM2导通时，将在PM2、电阻R、MOS管NM2之间形成回路，即有电流产生，从而导致了在驱动电路中产生偏置电流，造成不必要的电功率损耗，而这也会对驱动电路的压摆率造成一定的影响。而为了尽量避免或减小这种电流损耗来选择大电阻R时，又会增加集成电路的面积。

技术实现要素：

本实用新型提出一种改进的电子器件的电压应力测试系统及用于该系统的开关电路。按照本发明的方案，可以在不影响驱动电路压摆率的前提下避免产生任何偏置电流。

根据本发明的一个方面，提供一种用于电子器件的电压应力测试系统，包括：驱动电路，用于驱动所述电子器件；测试模式信号发生器，连接至所述电子器件与驱动电路之间，用于向所述电子器件提供测试模式信号；开关电路，与所述驱动电路串联在供电驱动线路中，用于在正常工作模式下防止从所述供电驱动线路中产生偏置电流，并且在测试模式下，断开所述供电驱动线路；测量电路，用于在所述供电驱动线路断开时测量所述测试模式信号发生器与所述电子器件之间的泄漏电流。

优选地，所述开关电路包括：第一可控开关，具有一控制端、与电源连接的第一端以及与所述驱动电路连接的第二端；第二可控开关，连接在所述第一可控开关的控制端以及第二端之间；第三可控开关，其接收测试控制信号以控制所述第一可控开关和第二可控开关，其中在正常工作模式下所述第一可控开关导通，同时第二可控开关断开以避免在所述驱动线路与所第三可控开关通过该第二可控开关之间产生所述偏置电流。

优选地，在所述应力电压测试系统中，所述第一可控开关为MOS管，包括：栅极，作为第一端连接到电源的漏极，作为第二端连接至所述驱动电路的源极；所述第二可控开关为MOS管，包括：连接至电源的栅极，连接到所述第一可控开关的栅极的漏极，以及与所述第一可控开关的源极连接的源极，该源极可接收由所述驱动电路馈入的所述测试模式信号；以及所述第三可控开关为MOS管，包括：作为控制输出端连接到所述第一可控开关的栅极的漏极，直接或间接接地的源极，以及用于接收所述所测试控制信号的栅极。这里的‘间接接地’是指通过例如电阻这样的器件与地连接。

根据本发明的另一方面，提供一种用于电子器件的电压应力测试的开关电路，其中该开关电路与该电子器件的驱动电路串联在供电驱动线路中，其特征在于，该开关电路包括：第一可控开关，具有一控制端、与电源连接的第一端以及与所述驱动电路连接的第二端；第二可控开关，连接在所述第一可控开关的控制端以及第二端之间；第三可控开关，其接收测试控制信号以控制所述第一可控开关和第二可控开关，其中在正常工作模式下，所述第一可控开关导通，同时第二可控开关断开以避免在所述驱动线路与所第三可控开关通过该第二可控开关之间产生偏置电流。

优选地，该开关电路中的第一可控开关为MOS管，包括：栅极，连接到电源的漏极，连接至所述驱动电路的源极；第二可控开关为MOS管，包括：连接到所述第一可控开关的栅极的漏极，连接至电源的栅极，以及与所述第一可控开关的源极连接的源极，该源极可接收由所述驱动电路馈入的测试模式信号；第三可控开关为MOS管，包括：接收所述测试控制信号的栅极，作为控制输出端连接至所述第二可控开关的栅极的漏极，以及直接或间接接地的源极。

附图说明

根据以下参照附图进行的详细描述，本发明的上述以及其它目的、特征和优点将变得更加显而易见。在附图中：

图1示出根据现有技术的电压应力测试系统的示意图；

图2示出根据现有技术的另一电压应力测试系统的示意图；

图3示出根据本发明的电压应力测试系统的示意图；

图4示出根据本发明的电压应力测试系统的一个实施例的示意图。

具体实施方式

以下参照示例性的实施例来阐述本发明，但对普通技术人员来说，落入本发明的精神和保护范围之内的各种改变和修改是显而易见的，因此本发明并不限于这里通过示例的方式给出的具体实施方式和特定的示例。

图3示出了根据本发明的用于待测电子器件1的电压应力测试系统。如图所示，该系统包括一驱动电路2，开关电路3、信号模式发生器4以及测量电路5。

驱动电路2用于向待测试器件1提供驱动电压或电流，作为一个示例，该待测试器件1可以是任何类型的MOS管例如P沟道或N沟道型MOS管。信号模式发生器4的输出连接在驱动电路2与待测器件1之间，用于向该测试器件1提供测试模式信号，例如测试电压。测量电路5则用于测量在施加测试模式信号时在信号模式发生器4与待测器件1之间流过的泄漏电流，以此来判断待测器件的工作状态。

开关电路3的作用相当于一电子开关，与所述驱动电路串联在供电驱动线路中，并根据接收的测试控制信号致动从而使电压应力测试系统进入不同的操作模式，例如当其接收的测试控制信号具有高电平时，则进入正常工作模式，其中开关电路3导通以实现对驱动电路2的电力驱动，而当接收的测试控制信号具有低电平时，则进入应力测试模式，此时开关电路3完全断开以停止对驱动电路2的电力驱动。而按照本发明的方案，在正常工作模式下，开关电路3能完全断开以防止自所述供电驱动线路引入偏置电流，从而避免不必要的损耗，同时由于不对驱动电流有任何的分流或限流作用，因此对驱动电路2的压摆率不产生任何影响。

为了更好地论述本发明的上述方案，图4示出了图3中的电压应力测试系统的一个示例性实施例，在该例中以对MOS管NMSW进行电压应力测试为例予以说明。为简明起见，图中未出信号模式发生器和测量电路。

如图4所示，图3所示的驱动电路2由P沟道MOS管PM1与N沟道MOS管NM1构成，其中PM1是具有如图所示方向的寄生二极管的MOS管。在该驱动电路中，NM1的漏极与PM1的漏极直接连接至待测试MOS管NMSW的栅极；同时，由信号模式发生器4产生的测试模式电压信号通过测试盘(如图中T-Pad所示)直接提供给NMSW的栅极。

此外，根据本实施例，开关电路3是由第一可控开关、第二可控开关、第三可控开关构成。作为一个电路示例，如图所示，第一可控开关可由P沟道MOS管PM2构成、第二可控开关由P沟道MOS管PM3构成以及第三可控开关由MOS管NM2构成。

该开关电路3与驱动电路2串联形成供电驱动线路，开关电路3通过自身的开启与关断，实现对驱动电路2的电力供应的控制，以便进行MOS管NMSW的压力应力测试。具体地说，开关电路中的PM2的第一端即漏极与电源VP相连、第二端即源极与驱动电路中的MOS管PM1的源极相连，从而PM2与PM1、NM1串联在在电源VP与地GND之地，通过PM2的导通与否来控制对驱动电路的电压供应。根据该实施例，PM3连接在PM2的控制端即栅极与源极之间，其中PM3的源极与PM2的源极相连，而PM3的栅极则连接到电源VP。作为开关控制的MOS管NM2的漏极则同时连接至PM3的漏极与PM2的栅极，NM2的栅极接收测试控制信号Scontrol并实现对PM3和PM2的控制，而NM2的源极则一般地直接或通过电阻间接地接地。

这里需要指出的是，本发明的该实施例中各部件虽然以P沟道MOS为例进行了说明，但对于本领域人员不难理解，还可以采用本领域已知的其它电子器件来实现本发明的各个电路，例如，这里用到的P沟道MOS管显然也可以用N沟道MOS管替代并在对电路做适应调整的情况下同样可以实现各自的功能，这里不再一一赘述。

以下讨论开关电路3的操作。

当要进入正常工作模式时，NM2的栅极接收具有高电压的测试控制信号Scontrol，由此MOS管NM2导通，从而将MOS管PM2的栅极置于低电平，进而导致PM2完全导通，PM2的源极输出电压接近为VP，实现对驱动电路中的PM1与NM1的供电，从而可驱动待测NMSW正常工作。此外，由于PM3的源极与PM2的源极相联，因此PM3的源极电压同样也是接近于VP。然而由于PM3的栅极连接到电源VP，即PM3的源－栅极的电压差接近为零，因此PM3不能导通，因此在PM2的源极、PM3与NM2之间不能形成回路，因此可避免通过PM3产生偏置电流，从而避免了对驱动线路中的电流的影响。

当进入测试模式时，NM2的栅极接收具有低电压的测试控制信号Scontrol，由此MOS管NM2进入截止状态。测试信号发生器4通过测试盘施加一正常测试电压Vnormal，例如与电源VP值相同的测试电压以执行预应力泄漏电流的测试。在施加该正常测试电压VP情况下，由于PM1中的寄生二极管的导通性，在PM2的源极会得到一个近似VP-V_diode的电压，这里V_diode表示二极管的电压降。对于PM3来说，由于VP-V_diode小于栅极上的固定电压VP，因此PM3仍不能导通，即PM2的栅极始终处于高阻状态，因此在PM2的源－栅极之间不能建立有效的导通条件，PM2始终处于不导通状态，因此中断了对驱动电路中的PM1与NM1的电力驱动。在该测试模式下，利用测量电路5测量通过测试盘的预应力泄漏电流I_{pre_stress}。一般情况下，由于MOS管NMSW均可工作于正常电压下，因此其栅极是正常的，即理想状态下通过测试盘基本检测不到电流，或者说有微小的泄漏电流I_{pre_stress}。

随后，测试信号发生器输出一最大应力测试电压Vmax，例如2倍的电源电压VP，用于测试NMSW的极限工作状态。如图4所示，当测试盘施加该最大应力测试电压Vmax时，由于PM1中的寄生二极管的导通作用，PM3的源极的电压则接近于2VP-Vdiod，此时由于PM3的源极电压大于栅极电压VP，因此，PM3导通，所以PM3的漏极即PM2的栅极的电压接近于2VP-Vdiod。此时，由于PM2的栅极、源极的电压基本相同，接近于2VP-Vdiod，因此PM2仍处于不导通状态，持续中断对所述驱动电路的电力供应。

该最大应力测试电压Vmax持续一预定时间后，该测试电压降落至正常的测试电压Vnormal即VP。此时，测量电路5开始测量流经测试盘进入待测MOS管NMSW的栅极的泄漏电流I_{max_stress}，并计算电流I_{max_stress}与I_{pre_stress}的差值。当所述差值(或者说绝对值)大于一预定的阈值时，可认为该待测MOS管没有经受住最大应力电压Vmax，因此可视为不合格的器件；而当该差值小于某一值或者为零时判定该待测器件满足应力测试，因此可作为合格的器件使用。这里要注意的是，在测试模式期间，驱动电路中的PM1和NM1均被控制成不导通状态，以便完成测试过程。

根据本发明的方案，采用了开关电路来控制测试过程，由于开关电路良好的开关特性，因此不但对驱动电路的驱动电流不产生任何不良影响，避免了偏置电流的产生；此外由于未使用电阻等无源器件，因此还可显著地降低集成电路面积。

需要指出的是，上述实施例的目的仅仅是为了更好地阐述本发明。不难理解，本领域人员可对上述各方案组合、删除或修改，均不超出由所附的权利要求书限定的本发明的保护范围。