DC‑DC转换器中的加强型切换式电容滤波器补偿的制作方法

本发明大致是有关于在电源供应器中的补偿滤波器，并且尤其是有关于一种在被形成于集成电路、晶圆、芯片或晶粒上的DC-DC转换器中所利用的第三型切换式电容滤波器(SCF)。

背景技术：

某些DC-DC转换器(例如，步降或是降压转换器)通常是利用一补偿滤波器或是“回授放大器”以用于闭回路的调节，使得作为频率的一函数的回授网络增益及相位确保具有回授的整体系统维持稳定的。例如，某些降压转换器是包含第三型切换式电容滤波器(SCF)补偿，以确保其稳定性、瞬时响应以及闭回路效能符合由所牵涉到的整体系统施加的需求。然而，有关这些降压转换器的一项重要的问题是一或多个取样及保持放大器(SHA)级是运作所述SCF补偿电路以及避免迭频(aliasing)失真所需的。每一个SHA级是增加一T/2的相位延迟(其中T是所述SCF的取样周期)至所述回授回路，其在此种闭回路系统中是极不合需要的，因为所述相位延迟是直接而且负面地影响所牵涉到的降压转换器及系统的稳定性、瞬时响应以及因此的闭回路效能。再者，每一个SHA级都增加所述SCF补偿电路被形成在其上的晶粒的覆盖区、功率消耗以及成本。

技术实现要素：

相关申请案的交互参照

此申请案是相关于2015年8月14日申请的名称为“DC-DC转换器中的加强型切换式电容滤波器补偿”的美国临时专利申请案序号62/205,230以及2015年11月10日申请的名称为“DC-DC转换器中的加强型切换式电容滤波器补偿”的美国临时专利申请案序号62/253,644，所述两个美国临时专利申请案是被纳入在此作为参考。此申请案特此主张美国临时专利申请案序号62/205,230以及62/253,644的益处。

一实施例是针对于一种用于一DC-DC转换器的补偿电路。所述补偿电路是包含一积分器电路以接收及积分一电压信号(例如，来自一降压转换器的电压回授信号VFB)。所述补偿电路也包含一耦接至所述积分器电路的差分差值放大器电路，以产生一和所述经积分的电压信号相关的滤波器转移函数(transfer function)。一切换式电容滤波器(SCF)电路也耦接至所述差分差值放大器电路，以产生一第二滤波器转移函数。所述差分差值放大器是响应于所述第一滤波器转移函数以及所述第二滤波器转移函数来输出一第二电压信号。对于此实施例而言，所述第二电压信号是用于所牵涉到的降压转换器的补偿电压信号VCOMP。

附图说明

理解到所述图式只描绘范例实施例，并且因此并不被视为在范畴上限制性的，所述范例实施例将会透过所附的图式的使用，在额外的特定性及细节下加以描述。

图1是描绘一切换式电容滤波器(SCF)补偿电路的概要的电路图，其可被利用以实施本发明的一范例实施例。

图2是描绘一SCF补偿电路的概要的电路图，其可被利用以实施本发明的一第二范例实施例。

图3是描绘根据本发明的一范例实施例的一种可被利用以实施用于一DC-DC转换器的第三型SCF补偿的方法的流程图。

图4是描绘根据本发明的一范例实施例的一DC-DC转换器的概要的电路图，其可被利用以实施第三型SCF补偿。

图5是描绘一种可被利用以实施本发明的一范例实施例的电子系统的概要的方块图。

具体实施方式

在以下的详细说明中是参考到构成其中一部分而且其中通过特定的举例说明的实施例而被展示的所附的图式。然而，将了解到的是，其它实施例可被利用，并且可以做成逻辑、机械以及电性的改变。再者，在图式的图以及说明书中所呈现的方法并非被解释为限制个别的动作可加以执行所用的顺序。因此，以下的详细说明并非以限制性的意思来加以解释。在所有可能之处的相同或类似的组件符号是在整个图式被使用来指称相同或类似的结构的构件或部件。

某些DC-DC转换器(例如，步降或是降压转换器)通常是利用一补偿滤波器或是“回授放大器”以用于闭回路的调节，使得作为频率的一函数的回授网络增益及相位确保具有回授的整体系统维持稳定的。例如，某些降压转换器是包含第三型切换式电容滤波器(SCF)补偿，以确保其稳定性、瞬时响应以及闭回路效能符合由所牵涉到的整体系统施加的需求。然而，有关这些降压转换器的一项重要的问题是一或多个取样及保持放大器(SHA)级是运作所述SCF补偿电路以及避免迭频失真所需的。每一个SHA级是增加一T/2的相位延迟(其中T是所述SCF的取样周期)至所述回授回路，其在此种闭回路系统中是极不合需要的，因为所述相位延迟是直接而且负面地影响所牵涉到的降压转换器及系统的稳定性、瞬时响应以及因此的闭回路效能。再者，每一个SHA级都增加所述SCF补偿电路被形成在其上的晶粒的覆盖区、功率消耗以及成本。再者，现有的SCF补偿电路是产生一复数的高频极点，此进一步劣化其闭回路效能以及因此所牵涉到的降压转换器的稳定性及效能。最后，此高频极点需要高带宽的放大电路在所牵涉到的SCF补偿电路中的利用，此产生远高于所要的功率耗散需求。然而，如同在以下叙述的，本发明是利用在集成电路、晶圆、芯片或晶粒上所形成的降压转换器中的加强型第三型SCF补偿，来解决这些以及其它相关的问题。

图1是描绘一切换式电容滤波器(SCF)补偿电路100的概要的电路图，其可被利用以实施本发明的一范例实施例。在所展示的范例实施例中，所述SCF补偿电路100包含一具有一连续时间的积分器前端的“没有延迟的”第三型SCF电路。一具有两对差分输入的差分差值放大器(DDA)是被利用在所述SCF补偿电路100中以实现一第三型滤波器转移函数，其致能在所述DDA的两个差分输入对之处所实现的转移函数的隐含的级联(cascading)。因此，在图1中描绘的实施例可被利用作为一小型的离散时间的滤波器，此消除对于SHA级、高带宽的放大级以及产生在现有的SCF补偿电路中的复数的高频极点的需求。

明确地说，参照图1，所述SCF补偿电路100是在一输入102之处接收一电压回授信号V_FB，所述输入102是耦接至一电阻器R₀ 103的第一端子。在此实施例中，所述电压回授信号V_FB是从一电压控制的切换模式的脉波宽度调变的(PWM)降压转换器的输出端子来耦接至所述电阻器R₀ 103。在一第二实施例中，例如，所述电压回授信号V_FB可以是从一切换模式的PWM升压转换器的输出端子、或是任何其它适当的DC-DC电压转换器的输出节点来耦接至所述电阻器R₀ 103。不论在任何情形，所述电阻器R₀ 103的第二端子都连接至一电容器C₀ 104的第一端子以及一误差放大器(例如，运算放大器)106的反相的输入。所述误差放大器106的非反相的输入是耦接至一参考电压信号V_REF 105。耦接至所述误差放大器106的非反相的输入的参考电压信号V_REF 105是具有一指出用于所牵涉到的降压转换器的输出电压的目标电压位准的电压位准。包含所述电阻器R₀ 103、电容器C₀ 104以及误差放大器106的电路是作用为一积分器电路109，其是在所述误差放大器106的输出以及所述节点108之处提供一积分的电压信号V_INTEG。注意到的是，例如在此实施例的一不同的特点中，所述积分器电路109也可以通过利用被加载一电容器的一运算互导放大器(OTA)来加以实施。

所述SCF补偿电路100也包含一DDA 110。所述DDA 110是包含两个输入对：(V₁₊、V_1-)以及(V₂₊、V_2-)。在所述节点108之处的积分的电压(误差)信号V_INTEG是耦接至所述DDA 110的V₂₊端子。一共模的电压信号VCM(例如是电路参考电压，其可以是不同于V_REF 105)是耦接至所述DDA 110的V₁₊端子。所述共模的电压信号V_CM是一DC电压以及一AC接地，其也耦接至一第二电容器C₂ 112的一第一端子。所述共模的电压信号V_CM是作用为一用于所述DDA 110的偏压点，以确保所述DDA 110如所需地运作。就此而论，对于此范例实施例而言，所述共模的电压V_CM可被选择为中间轨或是(VDD–GND)/2，并且可被视为一AC接地。所述第二电容器C₂ 112的第二端子是耦接至所述DDA 110的V_1-端子，并且所述电压回授信号V_FB是耦接至所述DDA 110的V_2-端子。

所述第二电容器C₂ 112的第二端子也耦接至一第三电容器C₃ 116的一第一端子、一第一晶体管(例如，MOSFET)开关118a(Ф₂)的一第一端子以及一第二晶体管(例如，MOSFET)开关118b(Ф₁)的一第二端子。所述第一晶体管开关118a的第二端子是耦接至一第四(切换)电容器C₄ 120a、120b的一第一端子以及一第三晶体管(例如，MOSFET)开关122a(Ф₁)的一第一端子。所述第四电容器C₄ 120a、120b的第二端子是耦接至一第四晶体管(例如，MOSFET)开关122b(Ф₂)的一第一端子。所述晶体管开关122a、122b以及所述第三电容器C₃ 116的第二端子是耦接至所述DDA 110的输出端子，其是在所述输出节点114之处提供一误差或补偿电压信号V_COMP。在图1中所示的范例实施例中，由所述电容器C₂ 112、C₃116、C₄120a及120b以及开关118a、118b、122a及122b所涵盖的DDA 110的输入对V₁₊及V_1-以及输出V_COMP是一起作用以提供一负回授网络。在所述DDA110的输出处的补偿电压信号V_COMP是耦接至一DC-DC转换器的PWM控制器的一输入(例如，如同在图4描绘的实施例中，其是耦接至一降压转换器的一PWM比较器的输入)，以维持所述转换器的输出电压在一实质固定的值。注意到的是，在此范例实施例中，所述晶体管开关118a、118b、122a、122b、第三电容器C₃ 116、(双)第四电容器C₄ 120a、120b以及DDA 110是被建构以提供一第三型SCF电路101。

为了实施在图1中所描绘的第三型SCF电路101，可以做一项有效的假设为所述DDA 110具有一无限的增益。(此外，由于V_CM及V_REF是DC电压，因此所述共模的电压V_CM＝V_REF＝AC接地)。因此，以下的关系可加以导出：

V_INTEG-V_FB＝0-V₂ (1)

所述经积分的电压信号V_INTEG可被表示为以下(针对于所述误差放大器106假设是无限的增益)：

在数学上操作在所述DDA 110的输入处的电压信号是产生以下的表示式：

将方程式(3)及(7)代入方程式(1)中是产生以下的表示式：

注意到的是，如同由方程式(9)所指出的，在所述DDA 110的输入处的转移函数的操作是产生两个极点：一极点是被设置在原点以提供一高水平的DC电压调节；并且第二极点是被设置在高频处。此外，两个实数零点是被设置在接近存在于电压模式的控制中的电感-电容(LC)双极点的频率之处。也注意到的是，在方程式(9)中的项R_EQ4是代表所述切换式电容器C₄的等效电阻。就此而论，一双线性转换(BLT)可被利用以转换所述连续时间的滤波器(用拉普拉斯或是“s”域来加以表示)成为一离散时间的滤波器(用“z”域来加以表示)，即如同以下紧接着叙述的。

为了获得所述SCF电路100的离散时间的滤波器表示，所述BLT方程式可被表示为：

其中，T是所述SCF的取样时间周期。在图1所描绘的范例实施例中，所述取样周期被假设为等于所述频率周期的一半，因为双重取样被利用。因此，对于在图1中描绘的实施例而言，所述取样时间周期T＝T_CLK/2。注意到的是，只有所述切换式电容器C₄的等效电阻R_EQ4贡献到方程式(9)中的离散时间的滤波函数。就此而论，此离散时间的函数是在[0,1/2T]有效的。方程式(9)的其余部分对于在[0,∞)的所有模拟频率值而言都是有效的。然而，通过选择闭回路的截止频率是远小于1/T，高频失真在整体的转移函数上具有最小的影响。因此，方程式(7)可以用转移函数形式来加以改写：

所述转移函数的完整的频率响应于是通过将以下代入方程式(11)中来加以获得：

z＝e^jωT (12)

总之，在图1中所描绘的SCF补偿电路101是包含一DDA，其实现一第三型滤波器转移函数，致能在所述DDA的差分输入对之处所实现的两个转移函数的级联。因此，利用在图1中所描绘的实施例作为一离散时间的滤波器，实质的益处是相对现有的SCF补偿电路的那些个而被导出，例如是消除对于所需的SHA级以及高的放大器带宽的需求、缩减所产生的晶粒的覆盖区及功率消耗的需求以及强化所牵涉到的DC-DC(例如，降压)转换器以及整体系统的闭回路效能及稳定性。

图2是描绘一SCF补偿电路200的概要的电路图，其可被利用以实施本发明的一第二范例实施例。例如，所述SCF补偿电路200可被利用以提供用于在一降压转换器中的闭回路调节的第三型SCF补偿。在图2所示的范例实施例中，所述SCF补偿电路200是包含具有一取样数据的积分器前端的一没有延迟的第三型SCF电路201。就此而论，在图2中所示的SCF补偿电路200是在图1中所示的第三型SCF补偿电路100的一完整取样的模拟的版本。仅通过使得SCF取样时间周期(T＝T_SW/K)为所述降压转换器切换时间周期(T_SW)的一分数，一第三型滤波器被实现，其是被完全整合到所述降压转换器中，不需要修整，并且其转移函数是随着所述切换时间周期T_SW线性地缩放。因此，所述闭回路稳定性理论上可以针对于任何T_SW的值而被确保。

明确地说，所述SCF补偿电路200是在一输入节点202之处接收一电压回授信号V_FB(例如，来自一降压转换器的输出节点)。所述输入节点202是连接至一取样数据的前端电路230(在以下详细地叙述)的输入端子。所述取样数据的前端电路230的输出端子是耦接至一节点203，所述节点203是连接至一电容器C₀ 204的第一端子以及一误差放大器(例如，运算放大器)206的反相的输入。所述误差放大器206的非反相的输入是连接以接收一参考电压信号V_REF 205。包含所述取样数据的前端电路230、电容器C₀ 204以及误差放大器206的电路是作用为一积分器电路209，以在所述误差放大器206的输出以及所述节点208之处提供一积分的电压信号V_INTEG。就此而论，以及如同在以下详细叙述的，在此范例实施例中，所述SCF补偿电路200是包含一取样资料的积分器前端电路。

在所述节点208的积分的电压信号V_INTEG是耦接至一DDA 210的V₂₊输入。所述电压回授信号V_FB是耦接至所述DDA 210的V_2-输入。所述DDA 210的V₁₊输入是耦接至一共模的电压信号V_CM(例如，电路参考电压信号)。所述共模的电压信号V_CM是一DC电压以及一AC接地，其也耦接至一第二电容器C₂ 212的一第一端子。就此而论，所述共模的电压信号V_CM是作用为一偏压点，以确保所述DDA 210如所需地运作。对于此范例实施例而言，所述共模的电压V_CM是被选择为中间轨或是V_CM＝(VDD–GND)/2。所述第二电容器C₂ 212的第二端子是耦接至所述DDA 210的V_1-输入。所述DDA 210的输出是在所述输出节点214之处提供一补偿电压信号V_COMP。在此范例实施例中，所述输出节点214是耦接至所牵涉到的DC-DC(降压)转换器。

所述第二电容器C₂ 212的第二端子也耦接至一第三电容器C₃ 216的一第一端子、一第一晶体管(例如，MOSFET)开关218a(Ф₂)的一第一端子以及一第二晶体管(例如，MOSFET)开关218b(Ф₁)的一第二端子。所述第一晶体管开关218a的第二端子是耦接至一第四(切换)电容器C₄ 220a、220b的一第一端子以及一第三晶体管(例如，MOSFET)开关222a(Ф₁)的一第一端子。所述第四电容器C₄ 220a、220b的第二端子是耦接至一第四晶体管(例如，MOSFET)开关222b(Ф₂)的一第一端子。所述晶体管开关222a、222b以及所述第三电容器C₃ 216的第二端子是耦接至所述输出节点214。因此，在此范例实施例中，所述晶体管开关218a、218b、222a、222b、所述(切换式)第四电容器C₄ 220以及所述DDA 210是一起作用以提供一第三型SCF 201。

在此实施例中，所述取样数据的前端电路230是在一第五晶体管(例如，MOSFET)开关224a(Ф₁)的一第一端子以及一第六晶体管(例如，MOSFET)开关224b(Ф₁)的一第一端子之处接收所述回授电压信号V_FB。所述第五晶体管开关224a的第二端子是耦接至一切换式电容器C₁ 226a、226b的一第一端子以及一第七晶体管(例如，MOSFET)开关228a(Ф₂)的一第一端子。所述切换式(第五)电容器C₁ 226a、226b的第二端子是耦接至所述第六晶体管开关224b的第二端子以及一第八晶体管(例如，MOSFET)开关228b(Ф₂)的一第一端子。所述第八晶体管开关228b的第二端子是耦接至所述第七晶体管开关228a的第二端子以及所述节点203。因此，所述第三型SCF 200是包含一取样数据的电路(230)以及积分器电路(209)的前端。

在此范例实施例中，所述切换式电容器C₁ 226及C₄ 220两者都可以在所述离散的时域中分别被实施为等效电阻器R_EQ1及R_EQ4。因此，假设以上的方程式(1)-(8)也可以适用于此实施例，则方程式(9)可以被改写并且因此被表示为如下：

就此而论，对于此实施例而言，在所述离散的时域中，方程式(13)可被表示为如下：

同样地，此转移函数的完整的频率响应可以藉由将以上的方程式(12)代入方程式(14)中来加以获得。

总之，在图2的实施例中所描绘的第三型SCF补偿电路200是实现以上相关在图1中描绘的实施例所述的所有强化。此外，在图2所描绘的实施例中的取样数据的前端电路230可被利用以直接取样在所牵涉到的DC-DC(降压)转换器的输出处的回授电压。此功能尤其可被实施在其中降压转换器的涟波电压是小的情形中(以及尤其当陶瓷输出电容器被利用时)。然而，在此实施例中的切换式电容积分器的隐含的低通滤波避免了迭频失真(并且因此消除对于抗迭频滤波器的需求)，即使所述涟波电压是高的也是如此。

图3是描绘根据本发明的一范例实施例的一种方法300的流程图，其可被利用以实施用于一DC-DC转换器的第三型SCF补偿。在此实施例中，所述方法300是被利用以实施用于一降压转换器的SCF补偿。然而，在其它实施例中，所述方法300也可被利用以实施用于其它适当类型的其中SCF补偿是所要的电压转换器的SCF补偿。参照图1及3，所述范例的方法300是通过积分一在所述积分器109的输出节点108所产生的误差电压信号来开始(302)。从所述输入端子102之处接收到的回授电压V_FB导出的积分的误差电压信号是耦接至所述DDA 110的V₂₊差分输入。所述SCF 101是滤波一和所述共模的电压V_CM相关的电压信号(304)，并且借此在所述DDA 110的V1-差分输入之处产生一经滤波的电压信号。所述DDA 110是放大所述经积分的误差电压信号以及所述经滤波的电压信号(306)，并且响应于放大在所述两个差分输入对的个别的输入处的积分的电压信号以及经滤波的电压信号，以在其输出(以及耦接至所述降压转换器的输出节点)114之处产生一补偿电压信号(308)。更明确的说，在所述DDA 110的输出114之处的补偿电压信号是在所述两个差分输入对之处接收到的电压信号之间的差值。就此而论，所述DDA 110是隐含地作用以级联被实现在所述两个差分输入对之处的电压信号的转移函数。

图4是描绘一DC-DC转换器400的概要的电路图，其可被利用以实施本发明的一范例实施例。在所展示的范例实施例中，所述DC-DC转换器400是一具有第三型SCF补偿的电压模式控制的降压转换器。在一第二实施例中，所述DC-DC转换器400可以是具有第三型SCF补偿的一升压转换器或是一升降压转换器。参照在图4中描绘的范例实施例，所述降压转换器400是包含一电源电路402以及一电压模式的PWM控制器电路404。在此范例实施例中，所述电源电路402以及控制器电路404是被形成在个别的集成电路、晶圆、芯片或晶粒上。在一第二实施例中，所述电源电路402以及控制器电路404可被形成在单一集成电路、晶圆、芯片或晶粒上。

在图4所描绘的实施例中，所述电源电路402是包含一高侧驱动器放大器406以及一低侧驱动器放大器408。所述驱动器放大器406、408的输入端子是耦接至所述控制器电路404的输出。所述高侧驱动器放大器406以及低侧驱动器放大器408的输出端子是分别被耦接至一高侧开关(例如，NMOS)晶体管410以及低侧开关(例如，NMOS)晶体管412的控制端子。在所述开关晶体管410、412之间的输出节点处的开关电压V_SW是耦接至电阻器R_L 414，并且横跨所述电阻器R_L 414而发展出。横跨所述电阻器R_L 414发展出的电压是耦接至所述电感器L 416，此于是产生电感器电流I_L。所述电源电路402的输出电压是在所述输出节点V_OUT418之处被发展出，并且通过所述RC网络420、422来加以滤波。

在所述电源电路402的输出节点418之处的电压V_OUT是耦接至所述SCF补偿电路424中的回授电压输入V_FB。例如，参照图1，所述电压V_OUT可以耦接至在该实施例中描绘的回授电压输入V_FB 102、或者是，参照图2，所述电压V_OUT可以耦接至在该实施例中描绘的SCF补偿电路200中的回授电压输入V_FB 202。在所述SCF补偿电路424的输出处的补偿电压信号V_COMP是耦接至一PWM比较器426的非反相的输入端子。例如，参照图1，所述电压V_COMP可以从在该实施例中所描绘的SCF补偿电路100中的输出端子114耦接至所述电源电路402、或者是，参照图2，所述电压V_COMP可以从在该实施例中所描绘的SCF补偿电路200中的输出端子214耦接至所述电源电路402。所述电压模式的PWM控制器电路404也包含一产生一频率(时序)脉波的频率电路428。所述频率脉波是耦接至一锯齿波产生器电路430，其产生一锯齿波电压信号V_SAW，所述锯齿波电压信号V_SAW是耦接至所述PWM比较器426的反相的输入端子。因此产生在所述PWM比较器426的输出以及所述电压模式的PWM控制器404的输出端子的PWM电压信号V_PWM是耦接至所述电源电路402中的高侧及低侧驱动器放大器406、408的个别的输入端子。

图5是描绘一种电子系统500的概要的方块图，其可被利用以实施本发明的一范例实施例。在所展示的范例实施例中，电子系统500是包含一电源子系统502、一数字处理器单元504以及一外围子系统506。例如，所述数字处理器单元504可以是一微处理器或是微控制器与类似的。所述外围子系统506是包含一用于储存由所述数字处理器单元504处理的数据的内存单元508以及一用于往返所述内存单元508以及数字处理器单元504发送及接收资料的输入/输出(I/O)单元510。在图5所描绘的范例实施例中，所述电源子系统502是包含一DC-DC转换器512以及一用于所述转换器512的闭回路调节的SCF补偿电路514。例如，所述DC-DC转换器512可以利用在图4中所描绘的DC-DC(降压)转换器400来加以实施，并且所述SCF补偿电路514可以是在图4中所描绘的SCF补偿电路424。所述DC-DC转换器512以及电源子系统502是经由线516来提供一调节后的电压，以供电在所述数字处理器单元504以及外围子系统506中的电子构件。在图5所示的范例实施例中，所述SCF补偿电路514例如可以利用在图1中所描绘的第三型SCF补偿电路100、或者是利用在图2中所描绘的完整取样的第三型SCF补偿电路200来加以实施。在一或多个实施例中，所述电子系统500的构件可被实施在一或多个集成电路、晶圆、芯片或晶粒中。

尽管特定的实施例已经在此加以描绘及叙述，但所述技术中具有通常技能者将会体认到的是，任何被推测是达成相同目的之配置都可以取代所展示的特定实施例。因此，本申请案明白地欲仅受限于本申请案的请求项及其等同物。