专利名称：利用电容延时特性实现有源rc滤波器的自动频率校准电路的制作方法
技术领域：
本实用新型涉及ー种有源RC滤波器的频率校准电路，特别涉及ー种利用电容延时特性实现有源RC滤波器的频率校准电路。
背景技术：
现有的有源RC滤波器中，由于片上电阻阻值和电容容值会随着工艺、温度等的变化而变化，从而导致有源RC滤波器的截止频率的漂移，因此有必要对有源RC滤波器的截止频率进行校准，以得到所需要的截止频率
实用新型内容
本实用新型的目的是实现一种能够利用电容延时特性实现有源RC滤波器的频率校准电路。为了实现本实用新型的发明目的，通过采用如下技术方案来实现ー种利用电容延时特性实现有源RC滤波器的自动频率校准电路，包括延时单元和数字部分，其中延时单元中的电容阵列完全复制有源RC滤波器电路中的电容阵列，且两者具有相同的控制字信号；数字部分生成的分频信号，经过所述延时単元的延时作用，得到延时信号，反馈到数字部分，计数器在此延时时间内进行计数，并将所得计数量与期望的參考计数量窗ロ进行比较，相应地调整电容阵列的控制字信号，通过调整后的电容阵列的控制字信号对有源RC滤波器频率响应进行自动校准。特别地，所述数字部分包括S_IN生成电路、计数器和比较/补偿电路，其中S_IN生成电路的输入端连接时钟信号，以时钟信号为參考进行分频，得到分频信号，分频信号输出到所述延时単元；计数器具有三个输入端，分别连接所述S_IN生成电路的分频信号、所述延时単元的延时信号、以及时钟信号，计数器的输出端连接到所述比较/补偿电路的输入端；比较/补偿电路具有两个输入端，分别连接所述计数器的输出端、以及时钟信号，比较/补偿电路的输出端输出控制字信号，控制字信号同时送到所述延时単元的电容阵列控制字端、以及有源RC滤波器电路中电容阵列的控制字端。特别地，所述延时単元包括电容阵列、NMOS开关管、模拟比较器和充电电流源，其中电容阵列，其容值跟踪有源RC滤波器电路中电容阵列容值的变化，其负端接地，并且其容值由控制字信号进行控制；NM0S开关管的源极接地，栅极与分频信号电相连，漏极连接所述电容阵列的正端；模拟比较器具有正输入端和负输入端，所述正输入端与所述电容阵列的正端相连，所述负输入端与參考电压电相连；充电电流源其正端接供电电源，负端与电容阵列正端相连接。特别地，上述所述充电电流源包括运算放大器、电阻、PMOS晶体管和电流镜，其中运算放大器具有正输入端和负输入端，所述正输入端与带隙基准电压电相连；电阻采用与有源RC滤波器电路中相同的单元电阻，其阻值的变化反映有源RC滤波器电路中电阻值的变化情况，其负端接地；PMOS晶体管栅极与所述运算放大器的输出端相连，漏极与所述运算放大器的负输入端相连，且同时与电阻的正端连接；电流镜的IN端与所述PMOS晶体管的源极相连，以所述电阻上电流Is为基准，按M: I比例生成所述充电电流Ic，从电流镜的OUT端输出，其中M为电流镜CM的电流Is与充电电流Ic之间的比例关系。本实用新型的有益效果在于克服了有源RC滤波器电路由于エ艺、电源电压和温度等的影响而造成的频率响应的变化，防止了有源RC滤波器的截止频率的漂移对电路的影响。
图I是本实用新型利用电容延时特性实现有源RC滤波器的自动频率校准电路结构示意图；图2是本实用新型中延时单元电路结构示意图；图3是本实用新型中充电电流源电路结构示意图；图4是本实用新型利用电容延时特性实现有源RC滤波器的自动频率校准时序图；图5是本实用新型利用电容延时特性实现有源RC滤波器的自动频率校准流程图。其中，图I至图3的符号说明如下A、本实用新型的自动频率校准电路，I、数字部分，11、S_IN生成电路，12、计数器，13、比较/补偿电路，2、延时单元，21、电容阵列，B、有源RC滤波器电路，BI、电容阵列，Ml、NMOS开关管，I、充电电流源，C0MP、模拟比较器，0PA、运算放大器，M2、PMOS晶体管，CM、电流镜，RES、电阻；CLK、时钟信号，S〈5:0>、控制字信号，S_IN、分频信号，S_0UT、延时信号，VREF、參考电压，VBG、带隙基准电压，Tl、第一判断周期，T2、第二判断周期。
具体实施方式
如图I至图3所示，分别为本实用新型利用电容延时特性实现有源RC滤波器的自动频率校准电路、及其中的延时单元电路、充电电流源电路结构示意图。ー种利用电容延时特性实现有源RC滤波器的自动频率校准电路，包括延时单元2和数字部分1，其中延时单元2中的电容阵列21完全复制有源RC滤波器电路B中的电容阵列BI，且两者具有相同的控制字信号S〈5:0> ;数字部分I生成的分频信号S_IN，经过所述延时单元2的延时作用，得到延时信号S_0UT，反馈到数字部分1，计数器12在此延时时间内进行计数，并将所得计数量与期望的參考计数量窗ロ进行比较，相应地调整电容阵列的控制字信号S〈5:0>，通过调整后的电容阵列的控制字信号S〈5:0>对有源RC滤波器频率响应进行自动校准。所述数字部分I包括S_IN生成电路11、计数器12和比较/补偿电路13，其中S_IN生成电路11的输入端连接时钟信号CLK，以时钟信号CLK为參考进行分频，得到分频信号S_IN，分频信号S_IN输出到所述延时単元2 ;计数器12具有三个输入端，分别连接所述S_IN生成电路11的分频信号S_IN、所述延时単元2的延时信号S_0UT、以及时钟信号CLK，计数器12的输出端连接到所述比较/补偿电路13的输入端；比较/补偿电路13具有两个输入端，分别连接所述计数器12的输出端、以及时钟信号CLK，比较/补偿电路13的输出端输出控制字信号S〈5:0>，控制字信号S〈5:0>同时送到所述延时単元2的电容阵列21控制字端、以及有源RC滤波器电路B中电容阵列BI的控制字端。所述延时单元2包括电容阵列21、NMOS开关管Ml、模拟比较器COMP和充电电流源I，其中电容阵列21，其容值跟踪有源RC滤波器电路B中电容阵列BI容值的变化，其负端接地，并且其容值由控制字信号S〈5:0>进行控制；NM0S开关管Ml的源极接地，栅极与分频信号S_IN电相连，漏极连接所述电容阵列21的正端；模拟比较器COMP具有正输入端和负输入端，所述正输入端与所述电容阵列21的正端相连，所述负输入端与參考电压VREF电相连；充电电流源I其正端接供电电源，负端与电容阵列21正端相连接。 所述充电电流源I包括运算放大器0PA、电阻RES、PM0S晶体管M2和电流镜CM，其中运算放大器OPA具有正输入端和负输入端，所述正输入端与带隙基准电压VBG电相连；电阻RES采用与有源RC滤波器电路B中相同的单元电阻，其阻值的变化反映有源RC滤波器电路B中电阻值的变化情況，其负端接地；PM0S晶体管M2栅极与所述运算放大器OPA的输出端相连，漏极与所述运算放大器OPA的负输入端相连，且同时与电阻RES的正端连接；电流镜CM的IN端与所述PMOS晶体管M2的源极相连，以所述电阻RES上电流Is为基准，按 M: I比例生成所述充电电流I C，从电流镜CM的OUT端输出，其中M为电流镜CM的电流I s与充电电流Ic之间的比例关系。如图4所示，是本实用新型利用电容延时特性实现有源RC滤波器的自动频率校准时序图，包括第一判断周期Tl和第二判断周期T2，以下以第一判断周期Tl为例进行说明。在图I中本实用新型的自动频率校准电路A，其数字部分的S_IN生成电路实质为分频电路，输入为时钟信号CLK，以时钟信号CLK为參考进行分频，得到分频信号S_IN，时钟信号CLK与分频信号S_IN之间的时序关系图如图4所示。分频信号S_IN同时被送到数字部分I的计数器12，以及延时单元2中。送到数字部分I的分频信号S_IN，其下降沿作为计数器12的复位信号，如图4所示，在紧接的下ー个时钟信号CLK的上升沿，计数器12开始计数。而同时送到延时单元2的分频信号S_IN，其下降沿经延时単元2后，得到一个经历长延时的上升沿，对应图4中延时信号S_0UT的上升沿。具体的工作情况如图2所示，在分频信号S_IN为高电位吋，电容阵列21正端电位通过导通的NMOS开关管Ml放电到地电位；电容阵列正端电位，此时为地电位，与參考电压VREF进行比较，经模拟比较器COMP后得到低电位输出。当分频信号S_IN经下降沿到低电位时，NMOS开关管Ml截止，电容阵列21正端通过充电电流源I进行充电。当该电位超过參考电压VREF时，模拟比较器COMP输出翻转，得到高电位，从而实现分频信号S_IN下降沿到延时信号S_0UT上升沿的延时，如图4中分频信号S_IN下降沿到延时信号S_0UT上升沿的延时。而为了实现ー长时间的延时，使计数器能在一定时间内精确计数，需要ー个小的电流源，作为充电电流Ic，该充电电流Ic可以通过图3中的电路实现。由于运算放大器OPA和PMOS晶体管M2形成电压跟随电路，电阻RES正端的电压将跟随带隙基准电压VBG，从而在电阻RES上形成电流Is。由于运算放大器OPA的输入端具有虚断特性，电流Is流经PMOS晶体管M2，且完全由电流镜CM的输入端IN来提供，该电流经过电流镜CM的镜像作用，得到输出电流，作为延时単元2的充电电流Ic。图3中，带隙基准电压VBG，电阻RES的阻值R和电流Is满足如下关系[0028]
VBG而充电电流Ic与电流Is之间满足如下关系
7 Js FBG M M*R 其中M为电流镜CM的电流Is与充电电流Ic之间的比例关系，且M>I。根据图2中电容阵列21上的电量，可得到电容阵列21的充电时间A T与电容阵 列21的容值C、电容阵列21上參考电压VREF、充电电流Ic之间的关系，即
C*VREF = Ic *AT从而得到电容阵列充电时间A T为
A で ^ VSEF M * VREF B ^
AT = C*---- =----*R*C
IcVBG其中M、VREF、VBG均为常量，因此电容阵列的充电时间A T与电阻RES的阻值R和电容阵列21的容值C的乘积成正比，而电阻RES采用有源RC滤波器中相同的单元电阻，电容阵列21完全复制有源RC滤波器中的电容阵列BI，因此此处A T的变化能够间接反映有源RC滤波器中电阻和电容随温度、エ艺等变化引起的量值变化。如图4中，在分频信号S_IN的下降沿，对计数器12进行复位，在下一个时钟信号CLK的上升沿，计数器12开始计数。分频信号S_IN经延时単元2生成的延时信号S_0UT也送到计数器12中，当延时信号S_0UT出现上升沿时，计数器12停止计数，并将当前计数保持。即在电容阵列21充电过程A T内进行计数，得到并保持最终计数量Ne，该计数量在后续比较/补偿电路13中首先与參考计数量窗ロ(Ndl，Nd2)进行比较，并相应的对电容阵列的控制字信号S〈5:0>进行补偿。经过多个周期的补偿后，最終Ne进入參考计数量(Ndl，Nd2)区间内，參考计数量窗ロ的设置与所需要的截止频率相对应，即在此參考计数量窗ロ内，表示电容阵列的容值经过调整，得到需要的有源RC滤波器截止频率，自动频率校准即可完成。如图5所示，是本实用新型利用电容延时特性实现有源RC滤波器的自动频率校准流程图。具体分析，在延时信号S_0UT的上升沿后，根据计数量Ne与參考计数量窗ロ(Ndl，Nd2)之间的位置关系，可以分为三种情况，如图5所示。第一种情况,计数得到的Ne位于參考计数量窗ロ(Ndl, Nd2)内部时,表示当前延时时间满足电路需求，不再需要调整电容阵列的控制字信号S〈5:0>。第二种情況，当计数得到的Ne小于參考计数量窗ロ的下边界Ndl吋，则表示延时单元2的延时时间较短，故对应的计数量Ne较小，也即延时单元2内部当前电容阵列21的容值较大，需要对电容阵列21的控制字信号S〈5:0>做减ー操作以减小电容值。[0042]第三种情況，计数得到的计数量Ne较大，大于參考计数量窗ロ的上边界Nd2时，表示延时单元2的延时时间较长，故对应的计数量Ne较大，也即延时单元2内部当前电容阵列21的容值较小，需要对电容阵列21的控制字信号S〈5:0>做加一操作以增大电容值。经过多个判断周期，最终计数器得到的Ne将进入參考计数窗ロ(Ndl，Nd2)内，此时可停止减小或増大电容阵列的控制字信号S〈5:0>，有源RC滤波器的自动频率校准也即完成。综上所述，通过如上技术方案的实施，达到了该实用新型的目的，实现了ー种利用电容延时特性实现有源RC滤波器自动频率校准电路。
权利要求1.ー种利用电容延时特性实现有源RC滤波器的自动频率校准电路，其特征在于包括延时单元(2)和数字部分(1)，其中延时单元(2)中的电容阵列(21)完全复制有源RC滤波器电路(B)中的电容阵列(BI)，且两者具有相同的控制字信号(S〈5:0>);数字部分(I)生成的分频信号(S_IN)，经过所述延时単元(2)的延时作用，得到延时信号(S_OUT)，反馈到数字部分(1)，计数器(12)在此延时时间内进行计数，并将所得计数量与期望的參考计数量窗ロ进行比较，相应地调整电容阵列的控制字信号(S〈5:0>)，通过调整后的电容阵列的控制字信号(S<5: O〉)对有源RC滤波器频率响应进行自动校准。
2.如权利要求I所述的利用电容延时特性实现有源RC滤波器的自动频率校准电路，其特征在于所述数字部分(I)包括S_IN生成电路(11)、计数器(12)和比较/补偿电路(13)， 其中S_IN生成电路(11)的输入端连接时钟信号(CLK)，以时钟信号(CLK)为參考进行分频，得到分频信号(S_IN)，分频信号(S_IN)输出到所述延时単元(2)； 计数器(12)具有三个输入端，分别连接所述S_IN生成电路(11)的分频信号(S_IN)、 所述延时单元(2)的延时信号(S_OUT)、以及时钟信号(CLK)，计数器(12)的输出端连接到所述比较/补偿电路(13)的输入端； 比较/补偿电路(13)具有两个输入端，分别连接所述计数器(12)的输出端、以及时钟信号(CLK)，比较/补偿电路(13)的输出端输出控制字信号(S〈5:0>)，控制字信号(S<5:0 同时送到所述延时単元(2)的电容阵列(21)控制字端、以及有源RC滤波器电路(B)中电容阵列(BI)的控制字端。
3.如权利要求I所述的利用电容延时特性实现有源RC滤波器的自动频率校准电路，其特征在于所述延时単元(2)包括电容阵列(21)、NMOS开关管(Ml)、模拟比较器(COMP)和充电电流源(I)， 其中电容阵列(21)，其容值跟踪有源RC滤波器电路(B)中电容阵列(BI)容值的变化，其负端接地，并且其容值由控制字信号(S〈5: 0>)进行控制； NMOS开关管(Ml)的源极接地，栅极与分频信号(S_IN)电相连，漏极连接所述电容阵列(21)的正端； 模拟比较器(COMP)具有正输入端和负输入端，所述正输入端与所述电容阵列(21)的正端相连，所述负输入端与參考电压(VREF)电相连； 充电电流源(I)其正端接供电电源，负端与电容阵列(21)正端相连接。
4.如权利要求3所述的利用电容延时特性实现有源RC滤波器的自动频率校准电路，其特征在于所述充电电流源(I)包括运算放大器(0PA)、电阻(RES)、PMOS晶体管(M2)和电流镜(CM)， 其中运算放大器(OPA)具有正输入端和负输入端，所述正输入端与带隙基准电压(VBG)电相连； 电阻(RES)采用与有源RC滤波器电路(B)中相同的单元电阻，其阻值的变化反映有源RC滤波器电路(B)中电阻值的变化情况，其负端接地； PMOS晶体管(M2)栅极与所述运算放大器(OPA)的输出端相连，漏极与所述运算放大器(OPA)的负输入端相连，且同时与电阻(RES)的正端连接； 电流镜(CM)的IN端与所述PMOS晶体管(M2)的源极相连，以所述电阻(RES)上电流Is为基准，按M: I比例生成所述充电电流Ic，从电流镜(CM)的OUT端输出，其中M为电流镜CM的电流Is与充电电流Ic之间的 比例关系。
专利摘要本实用新型公开了一种利用电容延时特性实现有源RC滤波器的自动频率校准电路，包括延时单元和数字部分，其中延时单元中的电容阵列完全复制有源RC滤波器电路中的电容阵列，且两者具有相同的控制字信号；数字部分生成的分频信号，经过所述延时单元的延时作用，得到延时信号，反馈到数字部分，计数器在此延时时间内进行计数，并将所得计数量与期望的参考计数量窗口进行比较，相应地调整电容阵列的控制字信号，通过调整后的电容阵列的控制字信号对有源RC滤波器频率响应进行自动校准。其优点在于克服了有源RC滤波器电路由于工艺、电源电压和温度等的影响而造成的频率响应的变化。
文档编号H03L1/00GK202663380SQ20122033982
公开日2013年1月9日 申请日期2012年7月14日 优先权日2012年7月14日
发明者尹莉, 马杰, 叶静, 黄磊 申请人:中科芯集成电路股份有限公司