受MLI操控信号所操控的转换操控电路的同步方法与流程

本发明涉及电磁兼容性（cem）的技术领域，其在电负载的操纵范围中，更特别地在以下情况中：其中多个负载受转换操控电路所操纵，所述转换操控电路受脉冲宽度调制（mli，英语为“pulsewidthmodulation（脉冲宽度调制），pwm”）操控信号所操控。

mli操控信号是在每个状态改变时呈现前沿的离散信号。操控电路在操控信号的每个前沿处实现转换。每个转换产生电流前沿或突变以及电压前沿或突变。电流前沿或突变引起以传导发射形式的扰动。电压前沿或突变引起以辐射发射形式的扰动。电流或电压的变化速度（英语为：“slewrate（摆率）”）或斜率越大，扰动就越大，并且因此有害。

已知为了减少传导扰动而降低电流的变化速度，以及为了减少辐射扰动而降低电压的变化速度。

可以通过增大电压源的输入处的电容、典型地通过替换输入电容器而降低电流的变化速度。该电容的增大导致成本的不利增高。

可以通过干预射束（通过扭绞射束线或通过安置屏蔽）而减少在电压变化之后的辐射扰动。这样的扭绞的实现导致成本的不利增高。此外，这样的操作很少是操控电路制造商的权限，所述操控电路制造商不一定精通射束。

变化速度降低得越多，扰动就越少。然而，变化速度降低得越多，耗散的功率就越大。耗散功率的增大导致组件尺寸的增大以及导致成本的不利增高。

而且，当多个操控电路共同运转时，可以有利地实现在至少两个这样的操控电路之间的同步，以便使电流的、相应地电压的至少某些前沿或突变重合，从而补偿、甚至消除由这些前沿导致的扰动。当操控电路的相应操控信号呈现相同周期的时候，这样的同步是特别有利的。

以通常的方式，似乎可能同步至少两个操控电路，这通过直接同步操控信号的前沿。然而，这样的途径不能达成其目的之处在于：由于组件的电特性的变化、热漂移、所施加的电压的变化、又或电流水平的变化，在操控信号前沿与电流前沿、相应地电压前沿之间的延迟随操控电路而呈现足够大的离差使得扰动不被充分同步以相互补偿。

而且根据本发明的重要特征，实施这样的装置：所述装置使得能够同步扰动的起因，即电流前沿、或可替换地电压前沿。

本发明的目的在于一种用于同步至少一个转换类型的从操控电路与转换类型的主操控电路的方法，所述从操控电路受呈现从周期并且操纵从负载的脉冲宽度调制式从操控信号的操控，所述主操控电路受呈现主周期并且操纵主负载的脉冲宽度调制式主操控信号的操控，所述方法包括以下步骤：

·由主操控电路发射同步信号，所述同步信号指示主电路的电学量的主前沿，

·由从操控电路接收同步信号，

·测量诸如由同步信号所指示的主电路的电学量的主前沿与从电路的相同电学量的从前沿之间的延迟，

·时移所述从操控信号以便缩减所述延迟，

·重复所述测量步骤直到消除所述延迟。

根据另一特征，所述方法在所述测量步骤之前还包括一个步骤用于初始延迟主操控信号使得创建同步裕度。

根据另一特征，从周期等于主周期。

根据另一特征，电学量是通过操控电路的电流。

根据另一特征，电学量是负载端子处的电压。

根据另一特征，测量步骤中的主前沿和（多个）从前沿选自周期性前沿之中。

根据另一特征，所述方法还包括以下步骤：

·根据第一逻辑而以周期起始处的高水平或周期结束处的高水平来配置主操控信号，以及

·根据不同于第一逻辑的第二逻辑来配置一个或多个从操控信号。

根据另一特征，测量步骤中的主前沿的方向和一个或多个从前沿的方向是相反的。

根据另一特征，主负载至少是电感性的。

根据另一特征，所述一个或多个从负载至少是电感性的。

本发明还涉及一种能够实现能被这样的方法同步的至少一个主操控电路和/或至少一个从操控电路的电子组件。

根据另一特征，所述组件包括被布置在相同箱体中的至少一个主操控电路和至少一个从操控电路。

从以下作为指示性的、与附图相关联地给出的详细描述中，本发明的其它特征、细节和优点将更清楚地显现出来，在所述附图中：

-图1图示了转换操控电路的示例，此处是h桥，

-图2呈现了图解，其图示了在操控信号、通过操控电路的电流、负载端子处的电压与通过输入电容器的电流之间的关系，

-图3图示了两个操控信号，所述两个操控信号被配置使得能够有效地被同步，

-图4图示了在没有同步和有同步的情况下通过输入电容器的电流的两个曲线，

-图5图示了在没有同步和有同步的情况下两个电压曲线，

-图6和7呈现了图解，其图示了在同步方法的两个相继步骤的过程中针对主操控电路和针对从操控电路的不同电信号。

在开始之前，明确用于参考标记的符号是有用的。参考标记包括一个数，可能跟有一个数字，可能地跟有一到三个字母。单独一个数标明一般元素。可能的附加数字明确由该数标明的元素与哪个其它元素有关。

因此，例如，2标明操控信号并且6标明前沿。62标明操控信号的前沿。

一个元素还可以通过一个或两个字母来明确。字母“m”表征与主装置相关的元素，而字母“s”表征与从装置相关的元素。字母“a”表征未同步的元素，而字母“b”表征经同步的元素。字母“p”表征周期性元素，而字母“q”表征非周期性元素。

在前沿或与这样的前沿相关联的延迟的特定情况中，上升或下降的箭头表征上升或下降前沿。

因此，例如，2m是主操控信号，2s是从操控信号。

当然，组合这些符号是可能的。因此，例如，62m标明主（m）操控信号（2）的上升（）前沿（6）。扰动12amq标明在未同步（a）的情况中针对非周期性（q）的主（m）操控电路的扰动（12）。

本发明涉及一种用于同步至少两个操控电路1的方法，每个操控电路1是转换类型的，受脉冲宽度调制式操控信号2所操控。

转换式操控电路1以已知的方式使得能够通过至少一个转换器10而操纵负载4。这样的转换器10能选择性地断开或闭合包括至少一个负载4和电压源的电路。这样的转换器10典型地由晶体管10实现，所述晶体管10有利地是mosfet、双极又或igbt类型的。

转换式操控电路1的族包括众多成员。该族的某些成员装配将被呈现以便明确该族的内容，然而该族不应当被缩小至这些若干示例。该族的特征在于成员装配包括由脉冲宽度调制式操控信号2所操控的至少一个转换器10。

被布置在负载4的一个端子和0v接地之间的转换器10（负载的另一个端子连到正电势+v）形成低电势侧或接地侧的操控电路1（英语位“lowsidedriver（低侧驱动器）”）。

被布置在负载4的一个端子和正电势+v之间的转换器10（负载的另一个端子连到0v接地）形成高电势侧或电源侧的操控电路1（英语位“highsidedriver（高侧驱动器）”）。

转换式操控电路1的另一示例可以是半桥，包括2转换器10。

诸如图1上所图示的，转换式操控电路1的另一示例可以是h桥。h桥典型地包括四个转换器10a-d，其以“h”形式被布置在“h”的四个竖直分支上，负载4被安置在“h”的水平杆上。以已知方式，h桥典型地被用于通过利用转换器10的对角上一对来操纵负载4。因此，当第一对角对的转换器10d、10b被操控为断开时，第二对角对的转换器10a、10c被用于操纵负载4。转换器之一、例如10c被操控为闭合，而另一转换器10a通过脉冲宽度调制式mli（英语为“pulsewidthmodulation（脉冲宽度调制）”或pwm）操控信号2而被操控。这样的mli信号是具有周期3的周期性的全有或全无或者离散信号，其由占空比所表征，所述占空比由在其期间信号2处于高状态11的持续时间与周期3的比所定义。通过惯例假设操控信号2的高状态11操控转换器10的闭合。对于主要是电感性的负载4，通过负载4的平均电流基本上与占空比成比例。通过随时间使占空比变化，因此有可能操纵负载4中的平均电流。

负载4中的电流缓慢变化。相反，通过操控电路的电流7在每个转换之后呈现突变。该突变是扰动的起因。

h桥的优点是通过使用转换器的另一对角对10d、10b而使得能够实现与先前所描述的类似、但是具有反方向通过负载4的电流的针对负载4的操纵。这对于操纵发动机、并且因此改变其运转方向而言是有利的。

转换式操控电路1的另一示例是可用于步进式控制发动机的操控电路1。这样的操控电路1还在英语中以名称“stepper（步进器）”而被已知。

无论所采用的操控电路1如何，由于存在至少一个转换器10，其通过操控信号2的操控引起成为问题起因的转换。

参考图2，现在将描述在转换期间发生了什么。图2的图解作为以横坐标所图示的时间的函数而呈现了操控信号2，所述操控信号2与通过操控电路的电流信号7并且与负载4的端子处的电压信号8相关联。操控信号2初始处于低状态。而且，转换器10初始断开，从而断开了包含负载4的电路。然后，通过操控电路的电流7、电压8以及通过输入电容器c的电流7c为零。

操控信号2在上升前沿62处改变状态，并且变成高状态11。该状态改变操控转换器10，所述转换器10被操控为闭合并且因此闭合电路，将电压源+v施加到负载4。然后，电流7建立，然而具有在操控信号2的前沿62与电流7的前沿67的起始之间的延迟97。

这导致电压8的增大，然而具有在操控信号2的前沿62与电压8的前沿68的起始之间的延迟98。

每个转换产生电流7的前沿67以及电压8的前沿68，具有与操控信号2的前沿相同的方向。因此，上升前沿62产生上升前沿67，具有延迟97，以及上升前沿68，具有延迟98。下降前沿62产生下降前沿67，具有延迟97，以及下降前沿68，具有延迟98。电流7的每个前沿67、上升的67或下降的67导致传导扰动12，诸如图4上所图示的。电压8的每个前沿68、上升的68或下降的68导致辐射扰动12。

为了减少这些扰动12的不利影响，使得第一操控电路1的至少某些扰动12与第二操控电路1的扰动12同时产生，使得它们相互补偿。为此，实现将被标明为（多个）从操控电路1s的至少一个操控电路1的电学量7、8的某些前沿在将被标明为主操控电路1m的操控电路1的相同电学量7、8的对应前沿上的同步。

根据期望减缓的在传导扰动或辐射扰动之中的扰动12的类型，其前沿67、68被同步的电学量7、8在电流7或电压8之中选择。

参考图3，其表示作为以横坐标所图示的时间的函数的图解，示出了被施加到主操控电路1m的主操控信号2m和被施加到从操控电路1s的从操控信号2s。

这两个操控信号2m、2s是具有相应周期3m、3s的周期性信号mli。因此在主周期3m上，主操控信号2m包括主上升前沿62m和主下降前沿62m。同样地，在从周期3s上，从操控信号2s包括从上升前沿62s和从下降前沿62s。操控信号2的两个前沿62中之一是周期性的，而另一前沿62被布置在可变时刻处，从而允许使占空比变化。因此，在图3上，主下降前沿62m是周期性的，而主上升前沿62m是可变的。对于从操控信号2s而言是相同的，从上升前沿62s是周期性的，而从下降前沿62s是可变的。

在下降的主信号2m的周期性前沿的情况下呈现了描述，但是同样可以在上升的主信号2m的周期性前沿的情况下呈现它。

诸如图4上所图示的，图4表示了作为以横坐标所图示的时间的函数的图解，通过被布置在供给电压源（参考图1）的端子（0v、+v）处的输入电容器c的电流7ca、7cb使得对于电流7的每个前沿67、即在接近延迟97处、对于操控信号2的每个前沿62出现传导扰动12。

诸如在图5上所图示的，图5表示了作为以横坐标所图示的时间的函数的图解，电压8m、8sa、8sb使得对于电压8的每个前沿68、即在接近延迟98处、对于每个前沿62出现了辐射扰动12。

然后，对于分别受两个操控信号2m、2s所操控的两个操控电路1m、1s，在周期3m、3s上，诸如图3上所图示的四个前沿62m、62m、62s、62s产生电流7的四个前沿67m、67m、67s、67s，引出四个扰动12amp、12amq、12asp、12asq。而且，在操控信号2的前沿62与电流7的前沿67之间的延迟97的情况下，主下降前沿62m导致扰动12amp，主上升前沿62m导致扰动12amq，从上升前沿62s导致扰动12asp，从下降前沿62s导致扰动12asq，诸如在没有同步的情况下在电流信号7ca上可见的。

以类似的方式，诸如图3上所图示的这些相同的四个前沿62m、62m、62s、62s产生电压8的四个前沿68m、68m、68s、68s，引出四个扰动，具有在操控信号2的前沿62与电压8的前沿68之间的延迟98。

通过假设对于相同的操控电路1，电流7上的延迟97基本上保持恒定，周期性的前沿、此处是主下降前沿62m、相应地从上升前沿62s产生扰动12amp、相应地扰动12asp，它也是周期性的。

此外，如果上升或下降之中的一个方向的前沿6产生正或负之中的第一符号的扰动12，则相反方向的前沿6产生相反符号的扰动12。

而且，根据本发明，如果同步从操控电路1s的周期性扰动12asp与主操控电路1m的周期性扰动12amp，则这些扰动的效应相叠合。从而导致诸如通过图4（所述图4图示了针对经同步的两个操控电路1m、1s的扰动）的电流7cb曲线所示出的那样，扰动12amp与12asp叠合成唯一的扰动12bp。而且，当有利地这些扰动12amp、12asp的符号相反的时候，它们的效应相互补偿，并且残余扰动12bp明确地小于在没有同步的情况下所观察到的扰动12amp、12asp。

没有同步的非周期性扰动12asq、12amq在信号7cb中仍存在12bmq、12bsq。

本发明的目的是同步由主操控电路1m所造成的周期性扰动12amp与从操控电路1s所造成的周期性扰动12asp。

在不同的操控电路1中，组件的电特性的变化、热漂移、所施加的电压的变化、又或电流水平的变化引起电流7中延迟97以及电压8中延迟98的变化。而且操控信号2m、2s的前沿62的同步没有太多机会实现扰动12amp、12asp的同步。为了确实同步周期性扰动12amp、12asp，适于同步引起这些周期性扰动12amp、12asp的电学量7、8的周期性前沿6，即电流7的前沿67、相应地电压8的前沿68。

根据本发明的方法因此提出同步由呈现从周期3s并且操纵从负载4s的脉冲宽度调制式从操控信号2s所操控的转换类型的至少一个从操控电路1s与由呈现主周期3m并且操纵主负载4m的脉冲宽度调制式主操控信号2m所操控的转换类型的主操控电路1m。

这样的方法的描述参照图6和7而进行。图6图示了同步之前的状态并且图7图示了同步之后的状态。在表示了作为以横坐标所图示的时间的函数的图解的每幅图上从上到下表示了主操控信号2m、由向主操控电路1m施加先前的主操控信号2m所产生的针对主负载4m的主电学量7m、8m、同步信号5、从操控信号2s、由向从操控电路1s施加先前的从操控信号2s所产生的针对从负载4s的相同的从电学量7s、8s。

所述同步方法包括以下步骤。

在第一步骤的过程中，主操控电路1m发射同步信号5，所述同步信号5指示主负载4m的电学量7m、8m的主前沿67m、68m。因此，根据实施例，同步信号5例如是离散信号。检测到主前沿67m、68m的起始的时刻体现为同步信号5的状态改变，即例如前沿、例如上升前沿65。

在第二步骤的过程中，从操控电路1s接收同步信号5，并且因此被告知主前沿67m、68m的起始时刻。

在第三步骤中，根据由同步信号5所指示的该信息，并且根据典型地通过从操控电路1s的内部路径而对相同电学量7s、8s的从前沿67s、68s的起始时刻的认知，典型地通过从操控电路1s而实现对延迟9sm的测量。延迟9sm分离开从负载4s的电学量7s、8s的从前沿67s、68s与主负载4m的相同电学量7m、8m的主前沿67m、68m。

然后在第四步骤的过程中典型地通过从操控电路1s而施加对从操控信号2s的时移92e、92t，其倾向于缩减所述延迟9sm。

第三和第四步骤然后被重拾并且重复直到消除所述延迟9sm。

这样的伺服的有利之处在于它持续修正可能出现的在主和从之间的任何可能差异，而无论其起因如何。

这样的伺服的有利之处还在于它使得能够考虑在主操控信号2m的主前沿62m与主电学量7m、8m的主前沿67m、68m之间存在的未知延迟97m、98m，以及在从操控信号2s的从前沿62s与从电学量7s、8s的从前沿67s、68s之间存在的未知延迟97s、98s。事实上，所述两个延迟97m、97s、相应地98m、98s是未知的，待应用到从操控信号2s以便消除延迟9sm的总移位92t通过在两个延迟97m、97s、相应地98m、98s之间的差而有关于延迟9sm。

根据实施例，向从操控信号2s应用基移位92e，其在总移位92t之前或在延迟9sm之前是微小的。测量新延迟9sm的第三步骤以及应用其幅度可以重计算的基移位92e的第四步骤的重复确保收敛向总移位92t，使得延迟9sm是零。

根据另一实施例，从第一迭代起就向从操控信号2s应用基本上等于最终值92t的移位92e，以便尝试获得更快的收敛，基本上通过一个或两个迭代。

根据另一实施例，向从操控信号2s应用等于预定的、预计算的和/或还通过通信总线所接收的、接近最终值92t的移位92e，以便尝试获得更快的收敛。

根据另一特征，可以应用到从操控信号2s的最大移位92t被最大值饱和。

延迟9sm的度量可以是正的或负的，例如在过度修正之后。根据伺服的实施例，仅仅观察到延迟9sm的符号。

图7图示了最终状态，其中从操控信号2s已经被时移了总移位92t，使得延迟9sm被消除。因此，从电学量7s、8s已经移位了延迟9sm。从而导致从前沿67s、68s已经移位了延迟9sm并且现在与主前沿67m、68m同步。

在伺服的实现期间，从操控信号2s只能被延迟。而且，为了使同步便利，并且尤其使得能够在小于周期3的时间窗口中实现它，有利的是安排同步的裕度13。为此，以可选的方式，最迟在标记伺服起始的测量步骤之前，有利地进行主操控信号2m的初始延迟的应用。该延迟被应用一次并且根据时间幅度13，使得从操控信号2s先于主操控信号2m。因此，同步的所述时间裕度13于是使得能够延迟从操控信号2s直到获得同步。

至此尚未详述前沿67、68的哪个时刻对于实现同步而言是相关的。附图暗示了前沿67、68的起始用作参考，用于主前沿的检测以及用于从前沿的定位二者。前沿的这样的0%的比率是除了其它之外的可能性。为了确保其确实涉及前沿，可以有利地等待并且考虑不同于0%的值，例如10%、20%又或50%，用于主前沿以及用于从前沿二者。以一般的方式，被包括在0%和100%之间的任何x%值是可能的。这样的值被取成对于主前沿和对于从前沿是相等的。

为了使同步有效降低更大数目的扰动12的影响，有利的是主周期3m等于从周期3s。这样的特征使得能够同步两个之中的一个主前沿与两个之中的一个从前沿。

根据期望减少的、在传导或辐射扰动之中的扰动12的类型，有可能选择同步从电流7s的从前沿67s与主电流7m的主前沿67m或从电压8s的从前沿68s与主电压8m的主前沿68m。

因此，电学量7、8可以是通过负载4的电流7。在该情况中，同步对电流的主前沿67m与电流的从前沿67s进行比较/同步。

可替换地，电学量7、8可以是负载4的端子处的电压8。在该情况中，同步对电压的主前沿68m与电压的从前沿68s进行比较。

先前参考图3、4和5已经看到了扰动12的符号取决于引起扰动12的电学量7、8的前沿67、68的方向，其自身取决于起源操控信号2m、2s的前沿62的方向。还已经看到：有利的是与主扰动12同步的从扰动12的符号是相反的，使得经同步的扰动相互补偿。

为此，诸如在图3上所表示的，有利的是主操控信号2m和从操控信号2s相对地呈现相反方向的前沿。这可以通过根据第一逻辑、以周期3m、3s起始处的高水平11m、11s或周期3m、3s结束处的高水平11m、11s来配置主操控信号2m以及通过根据不同于第一逻辑的第二逻辑来配置所述一个或多个从操控信号2s而被获得。

这样的配置并不在本质上改变mli操控信号，其继续传递相同信息。这样的配置是最常被能实现操控电路1的组件的逻辑/软件装置所支持的。

因此，诸如图3上所表示的，主操控信号2m是这样的使得其高水平11m位于主周期3m的结束处，而从操控信号2s是这样的使得其高水平11s位于从周期3s的起始处。因此导致是周期性主前沿的主下降前沿62m于是可以与是周期性从前沿的从上升（因而具有相反方向）前沿62s同步。

为了使得同步有效地减少大量扰动，测量步骤的主前沿67m、68m以及（多个）从前沿67s、68s有利地选自周期性前沿之中。

在操控信号2的周期3的两个前沿6p、6q之中的周期性前沿6p容易地通过对高水平11的逻辑的认知而确定。因此，如果高水平11位于周期3的结束处，则周期性前沿6p是下降前沿6，而非周期性前沿6q是上升前沿6。相反，如果高水平11位于周期3的起始处，则周期性前沿6p是上升前沿6，而非周期性前沿6q是下降前沿6。高水平11的逻辑，其独立于先前描述的配置的特征，从操控电路1中已知。以图示的方式，对于其高水平11m位于周期3m的结束处的图3的信号2m而言，周期性前沿6p是下降前沿62m并且非周期性前沿6q是上升前沿62m。相反，对于其高水平11s位于周期3s的起始处的图3的信号2s而言，周期性前沿6p是上升前沿62s并且非周期性前沿6q是下降前沿62s。

出于先前看到的理由，为了使得经同步的两个扰动相互补偿，在测量步骤期间所使用的主前沿67m、68m的方向与（多个）从前沿67s、68s的方向有利地被选成相反的。

所述同步方法更特别地可应用于被应用到至少电感性的主负载4m的主操控电路1m。主负载4m还可以是电阻性的，但是仍然优选主要是电感性的。

所述同步方法更特别地可应用于被应用到至少电感性的从负载4s的从操控电路1s。从负载4s还可以是电阻性的，但是仍然优选主要是电感性的。

本发明还涉及一种能实现至少一个主操控电路1m和/或至少一个从操控电路1s的电子组件，所述操控电路能通过根据先前实施例中任一个所述的方法而被同步。

为此，适于补足现有技术的组件，这通过在物质层面上向它附加同步信号5的发射线和/或同步信号5的接收线。能实现主操控电路1m的组件包括发射线。能实现从操控电路1s的组件包括接收线。有利地，包括发射线和接收线的组件可以被实现成主操控电路、或可替换地从操控电路、或二者：对于主操控电路的从装置以及对于另一从操控电路的主装置，以便使能实现级联同步。这样的组件还可以包括可配置成发射线或接收线的线，以便所述组件能够选择性地被实现成主操控电路或从操控电路。这样的组件还包括能实现并且能执行方法的不同功能/步骤的逻辑/软件装置。

对于这样的组件，同步信号5的发射线和/或接收线，如果它必须被接线在包括组件的箱体外则需要至少一个引脚。为了避免该不便，根据有利的实施例，所述电子组件包括被布置在相同箱体中的至少一个主操控电路1m以及至少一个从操控电路1s。因此，专用于同步信号5的所述一个或多个发射线和/或接收线及其连接可以被实现在所述箱体内并且因此不需要附加引脚。