一种用于光能收集的集成转换器电路的制作方法

本发明涉及一种用于光能收集的集成转换器电路，具体涉及一种用于光能收集的具有最大功率点追踪功能的升压型转换器集成电路。

背景技术：

随着微型化技术的发展，可穿戴设备变得越来越普及。但是大部分的可穿戴设备仍使用大容量电池供电，限制了可穿戴设备的进一步小型化，而且电池频繁的充放电会降低设备的寿命。利用周围环境中的清洁能源实现自供电是解决这一问题的有效方案。其中，光能以其较高的能量密度成为一种普遍使用的清洁能源。

光伏电池的非线性特性使它在不同工作点的输出功率不同，而且不同光照和温度环境下光伏电池的输出特性曲线也会发生变化。因此，最大功率点追踪技术(mppt)经常用在能量收集系统中来提高能量的转换效率。

在各种mppt技术中，纹波控制技术(rcc)追踪速度快、精度高并且实现简单。然而，rcc不适用于高频开关能量转换器，这个缺点限制了rcc的应用。基于抖动纹波的mppt技术(ddrcc)将rcc技术和加入抖动的脉冲宽度调制技术(ddpwm)结合去追踪最大功率点，不仅能够增加mppt的准确性，并且能够应用于高频开关的转换器。

用于便携式可穿戴设备中的转换器应该具有小的体积，并且为了提高能量收集的转换效率，转换器中控制电路功耗应该足够小。ddrcc的集成解决方案用于便携式可穿戴设备极具发展前景：一方面基于ddrcc的集成电路能够简化系统设计，降低系统功耗；另一方面ddrcc和传统的rcc技术相比，能够用于高频开关转换器，从而减小无源元件的体积，实现设备的小型化。

技术实现要素：

本发明的目的在于针对上述问题，提供一种基于ddrcc的集成解决方案和实现该方案的光伏能量收集转换器集成电路。

本发明采取的技术方案为：包括功率级模块、电压采样电阻r1和r2、电流采样电阻rsense、电压采样模块、电流采样模块、模拟乘法器、采样保持模块、动态比较器、加入抖动的数字脉冲宽度调制模块(ddpwm)、驱动模块、振荡器。

光伏电池输出端接电流采样电阻rsense和电压采样电阻r1，rsense的另一端接功率级模块，r1的另一端接电压采样模块的输入和电压采样电阻r2，r2的另一端接地，电流采样模块的两个输入端分别接电流采样电阻rsense两端，电压采样和电流采样模块的输出端分别接模拟乘法器的两个输入端，模拟乘法器的输出端接采样保持模块的第一输入端，采样保持模块的两个输出端分别与动态比较器的第一输入端和第二输入端相连，动态比较器的输出端和振荡器的输出端分别接ddpwm模块的两个输入端，ddpwm模块的四个输出端分别接采样保持模块的第二输入端、采样保持模块的第三输入端、动态比较器第三输入端以及驱动模块输入端，驱动模块输出端和功率级相连。

所述的功率级模块包含：电感lboost、输入储能电容cin、n型功率管mn、p型功率管mp和输出储能电容cout,电感lboost的一端与输入储能电容cin和电流采样电阻rsense相连，lboost的另一端接功率管mn的漏极以及功率管mp的源极，功率管mn的源极接地，功率管mp的漏极接输出储能电容cout以及负载，功率管mn和mp的栅极和驱动模块相连。

所述的ddpwm模块包括mux，四位加法器、五位加法器一、抖动链表控制模块、五位加法器二、五位计数器、dpwm比较器、查找表控制模块、四位计数器、数字比较器、分频器一、分频器二。

振荡器的输出端分别接五位计数器的输入端和分频器一的输入端，分频器一的输出端分别接四位计数器的输入端、抖动链表控制模块的第一输入端以及分频器二的输入端，分频器二的输出端分别接四位加法器的第一输入端、五位加法器一的第一输入端以及查找表控制模块的第一输入端，动态比较器的输出端接mux的第一输入端，mux的另外两个输入端接1和-1，mux的输出端连接四位加法器的第二输入端，四位加法器的第一输出端连接抖动链表控制模块的第二输入端、查找表控制模块的第二输入端以及四位加法器的第三输入端，四位加法器的第二输出端连接五位加法器一的第二输入端，抖动链表控制模块的输出端接五位加法器二的第一输入端，五位加法器二的第二输入端连接五位加法器一的输出端，五位加法器一的输出端还接五位加法器一的第三输入端，五位加法器二的输出端接dpwm比较器的第一输入端，dpwm比较器的第二输入端连接五位计数器的输出端，dpwm比较器的输出端接驱动模块的输入端,四位计数器的输出端和查找表控制模块的输出端分别接数字比较器的两个输入端，数字比较器的第一输出端和第二输出端连接采样保持模块，它的第三输出端连接动态比较器。

本发明的有益效果：

本发明提供一种基于ddrcc的集成解决方案和实现该方案的光伏能量收集转换器集成电路，适用于便携式可穿戴设备的能量收集系统中。一方面基于ddrcc的集成电路能够简化系统设计，降低系统功耗；另一方面ddrcc和传统的rcc技术相比，能够用于高频开关转换器，从而减小无源元件的体积，实现设备的小型化。因此，ddrcc的集成解决方案用于便携式可穿戴设备极具发展前景。

附图说明

图1为本发明的系统的结构示意图。

图2为本发明的加入抖动的脉冲宽度调制电路的结构示意图。

图3为本发明的基于抖动纹波的最大功率点追踪示意图。

图4为本发明的乘法器的电路图。

图5为本发明的采样保持模块的电路图。

图6为本发明的动态比较器的电路图。

具体实施方式

参见图1，本发明的一种用于光能收集的集成转换器电路，包括功率级模块、电压采样电阻r1和r2、电流采样电阻rsense、电压采样模块、电流采样模块、模拟乘法器、采样保持模块、动态比较器、加入抖动的数字脉冲宽度调制模块(ddpwm)、驱动模块、振荡器。

图1中功率级包含：电感lboost、输入储能电容cin、n型功率管mn、p型功率管mp和输出储能电容cout。电感lboost的一端与输入储能电容cin和电流采样电阻rsense相连，lboost的另一端接功率管mn的漏极以及功率管mp的源极，功率管mn的源极接地，功率管mp的漏极接输出储能电容cout以及负载，功率管mn和mp的栅极和驱动模块相连。

光伏电池输出端接电流采样电阻rsense和电压采样电阻r1，rsense的另一端接功率级模块，r1的另一端接电压采样模块的输入和电压采样电阻r2，r2的另一端接地，电流采样模块的两个输入端分别接电流采样电阻rsense两端，电压采样和电流采样模块的输出端分别接模拟乘法器的两个输入端，模拟乘法器的输出端接采样保持模块的第一输入端，采样保持模块的两个输出端分别与动态比较器的第一输入端和第二输入端相连，动态比较器的输出端和振荡器的输出端分别接ddpwm模块的两个输入端，ddpwm模块的四个输出端分别接采样保持模块的第二输入端、采样保持模块的第三输入端、动态比较器第三输入端以及驱动模块输入端，驱动模块输出端和功率级相连。

电压采样和电流采样模块分别获得与光伏电池输出端电压和电流成正比的信号vpv和ipv，模拟乘法器获得与光伏电池输出功率成正比的电压信号p(t)，采样保持模块在采样信号s0和srd到来时采样p(t)值得到p(0)和p(rd)，动态比较器在使能信号std上升沿比较p(0)和p(rd)的大小并将比较结果vp,cmp输送给数字控制模块ddpwm，ddpwm控制模块根据预先设计好的抖动序列将“抖动”添加到控制功率管mn和mp的占空比信号vpwm上。“抖动”的加入会在转换器电路输入电压和电流波形上产生额外的纹波，称为“抖动纹波”。“抖动纹波”包含追踪最大功率点的信息：若p(rd)>p(0)需要增加功率管的占空比来追踪最大功率点；若p(rd)<p(0)需要减小功率管的占空比。通过上面所述机制，转换器电路能够动态调整光伏电池的输出电压和电流使得光伏电池输出功率最大化。

图2为本发明的加入抖动的计数型数字脉冲宽度调制模块(ddpwm)的结构示意图，包括mux，四位加法器、五位加法器一、抖动链表控制模块、五位加法器二、五位计数器、dpwm比较器、查找表控制模块、四位计数器、数字比较器、分频器一、分频器二。ddpwm模块一方面根据预先设计好的抖动序列在占空比控制信号vpwm上添加抖动，另一方面产生输入采样保持模块的采样信号s0、srd和动态比较器的使能信号std。

为了实现抖动，我们设计了一个9位控制信号，它由低4位信号4bit_sel和高5位信号5bit_con组成。ddpwm模块需要三个时钟，分别是32mhz的clk_32m、1mhz的clk_1m和62.5khz的clk_62_5k。在62.5khz时钟上升沿，5bit_con和carry_out信号相加得到新的5bit_con值。在62.5khz时钟上升沿，通过多路选择器mux，根据动态比较器的输出vp,cmp改变4bit_sel的值：如果vp,cmp为1，4bit_sel加1；如果vp,cmp为0，4bit_sel减1。抖动链表模块中存放16个抖动序列，每个抖动序列由16个“抖动值”组成，根据4bit_sel选择抖动序列中的一个，并且在1mhz时钟上升沿依次输出所选抖动序列中的一个“抖动值”。5bit_con和“抖动值”相加能够得到dpwm比较器的输入ref。计数型数字dpwm控制模块的目的是实现一个占空比为ref/2⁵的方波控制信号vpwm。五位计数器使用32mhz时钟，当计数器计数为0时，dpwm比较器输出信号vpwm置为1；当计数器计数到ref值时，vpwm下降为0。其他三个输出信号s0、srd和std的产生机制如下：四位计数器采用1mhz时钟，当计数器计数为0时，s0置为1，其它情况下s0等于0；当计数器计数达到15时，std置为1，其它情况下全为0。rd由4bit_sel决定，通过查表法实现。当计数器计数达到rd时，srd置为1，其它情况下全为0。

本发明的“三段式”抖动链表如下表1所示。传统的数字抖动是在几个开关周期内对占空比进行一个最低有效位(lsb)的调整，使得平均占空比在两个邻近的量化占空比之间，从而在不增加数字控制信号位数的情况下增加占空比的分辨率。两段式抖动的抖动纹波太小，对比较器的精度要求比较高，所以本发明使用了“三段式”抖动并设计了“三段式”抖动链表。本发明选择5位信号5bit_con来控制占空比，占空比的本征分辨率为1/32，即1lsb＝1/32，同时4bit_sel用来选择抖动链表中16个抖动序列中的一个，把16个开关周期作为一个抖动周期，添加抖动后的占空比分辨率为1/(32*16)＝1/512。抖动链表中，“抖动值”2,1或0分别表示添加在各个开关周期上额外lsb的个数。抖动链表中，相邻两行抖动序列的抖动值的总和相差1，从而实现当4bit_sel信号增加1时，平均占空比增加1/512。这里需要特殊的进位机制，当4bit_sel从0110增加到0111的时候，进位信号carry_out为1，5bit_con增加1；当4bit_sel从0111减小到0110时，carry_out为-1，5bit_con减1。不同抖动序列对应的采样时刻rd不同，在表1中用实线标出，rd采样时刻分布在抖动周期的第8到11开关周期之间。图2中的查找表模块可查找出与表1中实线位置所对应的rd值。

表1

图3是本发明的基于抖动纹波的最大功率点追踪示意图，图3(a)为转换器电路通过增加功率管占空比来追踪最大功率点的过程。其中，s0和srd分别代表前面所述两个采样信号，vp,cmp代表动态比较器的输出结果，p(t)代表模拟乘法器的输出信号，vpv代表电压采样模块的输出信号，ipv代表电流采样模块的输出信号。图中展示了小的开关纹波和由于加入“抖动”所产生的大的抖动纹波。图3(a)中，p(rd)一直大于p(0)，动态比较器的输出结果vp,cmp一直为1，需要一直增加占空比来追踪最大功率点。图3(b)表示转换器电路已工作在最大功率点附近。p(rd)和p(0)近似相等，动态比较器的输出结果vp,cmp在1和0之间来回跳变，表明转换器电路工作在最大功率点附近。

图4为本发明使用的模拟乘法器的电路图。包括pmos管m1、m2、m4～m6、m11～m13、m15、m16，nmos管m3、m7～m10、m14，电流源偏置i1～i4，电阻r3、r4。

+vy/2信号接m1和m2的栅极，m1的源极接vdd，m1的漏极分别接m2的源极和m3的栅极，m2的漏极接gnd，m3的漏极通过电流源i1接vdd并且和m4的栅相连，m3的漏极通过i2接地并且和m4的漏极、m7的源极和m8的源极相连，m4的源极接vdd，+vx/2信号接m5和m6的栅极，m5的源极接vdd，m6的漏极接gnd，m5的漏极和m6的源极、m7的栅极、m10的栅极相连，m7的漏极通过电阻r3接vdd并且和m9的漏极相连，m7的漏极同时也是乘法器的一个输出端口vo+，m8和m10的漏极相连并且通过r4和vdd相接，m10的漏极同时也是乘法器的一个输出端口vo-，m8、m9的栅极相连同时接m11的漏极和m12的源极，m9、m10的源极相连同时连接m13的漏极和m14的源极，-vx/2信号接m11、m12的栅极，m11的源极接vdd，m12的漏极接地，m13的源极接vdd，m13的栅极接m14的漏极和i3的一端，i3的另一端接vdd，i4的一端接m14的源极，另一端接地，m14的栅极接m15的漏极和m16的源极，m15和m16的栅极接-vy/2信号，m15的源极接vdd，m16的漏极接地。

图5为本发明的采样保持模块电路图，包括传输门tg1、tg2、tg3，采样电容c1、c2、c3，动态比较器。在采样信号s0、srd和动态比较器使能信号std控制下，在s0为高电平时打开tg1，采样p(t)，记为p(0)，存储在c1上。在srd为高电平时打开tg2，采样p(t)，记为p(rd)，存储在c2上。在std的上升沿触发动态比较器比较一次，并把比较结果通过tg3存储在c3上，记为vp,cmp。

传输门由一个nmos管和一个pmos管组成。以tg1为例，nmos管的漏极接p(t)，nmos管的源极接采样电容c1上极板和动态比较器的反向输入端vin-，nmos管的栅极接采样信号s0，s0通过反相器和pmos管的栅极相连，pmos管的源极接p(t)信号，pmos管的漏极接c1上极板。tg2由srd控制，tg2的输入端接p(t)，输出端接采样电容c2和动态比较器的正向输入端vin+。tg3由std控制，std同时还和动态比较器的时钟使能端clk相连，tg3的输入接动态比较器的正向输出端out+，tg3的输出接采样电容c3的上极板。

图6是本发明所使用的动态比较器电路图，由nmos管m17～m21、m27、m30、m31、m33、m34、m37，pmos管m22～m25、m26、m28、m29、m32、m35、m36组成。m17的栅极接时钟使能信号clk，clk还接m22和m25的栅极，m17的源极接地，m17的漏极与m18和m19的源极相连，m18的漏极接m20的源极，m20的栅极接动态比较器的正向输入端vin+，m20的漏极接结点x，结点x还和m22的漏极、m23的漏极、m19、m24、m26、m27的栅极相连，m19的漏极接m21的源极，m21的栅极接动态比较器的反向输入端vin-，m21的漏极接结点y，结点y还和m24的漏极、m25的漏极、m18、m23、m36、m37的栅极相连，m22～m25的源极都和vdd相连，m26和m27、m36和m37分别组成两个反相器，m26和m27的漏极接在一起并且和m28和m31的栅极相连，m36和m37的漏极接在一起并且和m34和m35的栅极相连，m26、m28、m29、m32、m35、m36的源极接vdd，m27、m31、m34、m37的源极接地，动态比较器的正向输出端out+接m28～m30的漏极和m32、m33的栅极，动态比较器的反向输出端out-接m32、m33、m35的漏极和m29、m30的栅极，m30的源极和m31的漏极相接，m33的源极和m34的漏极相接。