本发明开关电源控制技术领域，尤其涉及一种用于降低基于pwm控制的开关电源电路中mos管体二极管损耗的开关电源驱动电路。
背景技术：
如图1所示，为现有的pwm控制的开关电源的基本构建单元，定义v1>v2，与v1相连的mosfet称为hs_fet，与v2相连的mosfet称为ls_fet。当系统的输入(vin)、输出(vout)和地(gnd)分别分配到v1、v2、v3时可以构成不同类型的开关电源，如图2和图3所示，分别为降压型变换器和升压型变换器，如图4和图5所示为两种类型的反向升降压型变换器。
如图6所示，为带有驱动电路的开关电源的基本构建单元，上管hs_fet和下管ls_fet的导通基本是互补的状态，即当上管hs_fet导通时，下管ls_fet关断，当下管ls_fet导通时，上管hs_fet关断。实际应用时，为了防止上管和下管同时导通，在上管关断后和下管导通前会加入死区时段1(记为dt1)，在下管关断后和上管导通前会加入死区时段2(记为dt2)，其时序控制图如图7所示，其中由图6中所示的时序控制电路来产生下管驱动电路ls_driver的控制信号pwm_ls和上管驱动电路hs_driver的控制信号pwm_hs,图6中输入时序控制电路的pwm信号是由系统控制回路产生。
当流出vsw节点的电感电流为正时，电感电流的方向如图6所示，在死区时段dt2时，下管的体二极管(bodydiode)d1会导通，在体二极管从关断状态到初导通状态过程中，d1会开始积累电荷，其电量一般被称为qrr，当上管导通后，体二极管不会马上进入关断状态，体二极管需要有发现电流来转移走这部分电荷，当上管导通时，这部分反向电流是由vin通过上管hs_fet来提供，这部分的反向电流会造成系统损耗，损耗的计算公式如下式：
p_qrr＝qrr*vin*fs
式中，vin表示系统输入电压，fs表示pwm控制信号的开关频率。同理，当流出vsw节点的电感电流为负时，上管导通到下管导通的转换过程中(dt1时段)，上管ls_fet的体二极管会导通并带来比较大的反向恢复损耗。
无论是上管hs_fet体二极管带来的损耗,还是下管ls_fet体二极管带来的损耗，在体二极管导通初期，qrr随着导通时间的增加而积累，所以由式(1)可知，如果尽量减小死区时段dt2，就可以有效减小qrr的大小，从而减小系统的损耗，有效提高系统的转换效率。另外，如果能够完全避免体二极管的导通，就可以完全避免qrr引起的损耗。
技术实现要素：
针对现有技术中的问题，本发明提供一种基于pwm控制的、能够有效降低体二极管引起的反向恢复损耗的开关电源驱动电路。
为实现以上技术目的，本发明的第一种技术方案如下，该技术方案适用于减小开关电源中下mos管体二极管引起的损耗。
一种基于pwm控制的开关电源驱动电路，开关电源电路至少包括上mos管、下mos管和电感，所述上mos管的栅极用于接入上mos管的驱动信号，所述下mos管的栅极用于接入下mos管驱动信号，所述上mos管的源极、下mos管的漏极和电感的一端相连，所述下mos管的源极作为系统的接地端，上mos管的漏极和电感的另一端分别作为系统的信号输入端和系统的信号输出端且两者可互换，或者所述电感的另一端作为系统的接地端，上mos管的漏极和下mos管的源极分别作为系统的信号输入端和系统的信号输出端且两者可互换；
驱动电路包括上mos管驱动电源、下mos管驱动电源、时序控制电路、上mos管驱动电路和下mos管驱动电路；
所述上mos管驱动电源为上mos管驱动电路供电；
所述下mos管驱动电源为下mos管驱动电路供电；
所述时序控制电路用于接收系统pwm控制信号，产生系统时序控制信号，并将pwm控制信号和时序控制信号合成，生成上mos管pwm控制信号和下mos管pwm控制信号，所述时序控制电路包括信号输入端、第一信号输出端、第二信号输出端、第三信号输出端、第四信号输出端和第五信号输出端；
所述上mos管驱动电路用于接收时序控制电路输出的上mos管pwm控制信号并将其转化为上mos管驱动信号，所述上mos管驱动电路包括电源正极输入端、电源正极输入端、电源负极输入端、信号输入端和信号输出端；
所述下mos管驱动电路用于接收时序控制电路输出的下mos管pwm控制信号并将其转化为下mos管驱动信号，所述下mos管驱动电路包括晶体管q1、晶体管q2、晶体管q3、晶体管q4和开关s1，所述q2和下mos管采用相同工艺制作的同类型功率半导体器件，所述q1的漏极与q3的漏极相连且作为电源正极输入端，源极分别与q2的漏极和s1的输入极相连且作为信号输出端，栅极作为第一信号输入端，所述q2的栅极分别与s1的输出极、q3的源极和q4的漏极相连，源极和q4的源极相连且作为电源负极输入端，所述s1的控制极作为第二信号输入端，所述q3的栅极作为第三信号输入端，所述q4的栅极作为第四信号输入端；
所述上mos管驱动电源的正极与上mos管驱动电路的电源正极输入端相连，负极分别与上mos管驱动电路的电源负极输入端和上mos管的源极相连；
所述下mos管驱动电源的正极与下mos管驱动电路的电源正极输入端相连，负极分别与下mos管驱动电路的电源负极输入端和下mos管的源极相连；
所述时序控制电路的信号输入端用于输入pwm控制信号，第一信号输出端与上mos管驱动电路的信号输入端相连，第二信号输出端、第三信号输出端、第四信号输出端、第五信号输出端分别与下mos管驱动电路的第一信号输入端、第二信号输入端、第三信号输入端和第四信号输入端相连；
所述上mos管驱动电路的信号输出端与上mos管的栅极相连；
所述下mos管驱动电路的信号输出端与下mos管的栅极相连。
该技术方案的工作原理为：在下mos管关断到上mos管导通的转换过程中,快速关断q1后，但并不马上快速打开q2。此时，通过闭合开关s1，q2可以看成是一个diode-connectedmosfet，其特性是漏极和源极之间的电压基本限制在q2的阈值电压之上一点。由于用相同工艺制作的同类型功率半导体器件来实现q2和下mos管，那么在s1打开之后，下mos管将处在一个比较弱的导通状态。通过选择q2的大小，可以保证所有或大部分的输出电流流通下mos管中mosfet部分，从而避免体二极管d1导通，或者只有一小部分电流流过体二极管。同时从这个状态可以很迅速地关断下mos管，并且关断过程需要的时间受温度，工艺，驱动电路电源电压的影响会小很多。
从以上描述可以看出，该技术方案具备以下优点：通过下mos管驱动电路，有效避免了下mos管体二极管的导通，或者只有一小部分电流流过体二极管，从而有效降低了体二极管引起的反向恢复损耗。
为实现以上技术目的，本发明的第二种技术方案如下，该技术方案适用于减小开关电源中上mos管体二极管引起的损耗。
一种基于pwm控制的开关电源驱动电路，所述开关电源至少包括上mos管、下mos管和电感，所述上mos管的栅极用于接入上mos管的驱动信号，所述下mos管的栅极用于接入下mos管驱动信号，所述上mos管的源极、下mos管的漏极和电感的一端相连，所述下mos管的源极作为系统的接地端，上mos管的漏极和电感的另一端分别作为系统的信号输入端和系统的信号输出端且两者可互换，或者所述电感的另一端作为系统的接地端，上mos管的漏极和下mos管的源极分别作为系统的信号输入端和系统的信号输出端且两者可互换；
所述驱动电路包括上mos管驱动电源、下mos管驱动电源、时序控制电路、上mos管驱动电路和下mos管驱动电路；
所述上mos管驱动电源为上mos管驱动电路供电；
所述下mos管驱动电源为下mos管驱动电路供电；
所述时序控制电路用于接收系统pwm控制信号，产生系统时序控制信号，并将pwm控制信号和时序控制信号合成，生成上mos管pwm控制信号和下mos管pwm控制信号，所述时序控制电路包括信号输入端、第一信号输出端、第二信号输出端、第三信号输出端、和第四信号输出端和第五信号输出端；
所述上mos管驱动电路用于接收时序控制电路输出的上mos管pwm控制信号并将其转化为上mos管驱动信号，所述上mos管驱动电路包括晶体管q5、晶体管q6、晶体管q7、晶体管q8和开关s2，所述q6和上mos管采用相同工艺制作的同类型功率半导体器件，所述q5的漏极与q7的漏极相连且作为电源正极输入端，源极分别与q6的漏极和s2的输入极相连且作为信号输出端，栅极作为第一信号输入端，所述q6的栅极分别与s2的输出极、q7的源极和q8的漏极相连，源极和q8的源极相连且作为电源负极输入端，所述s2的控制极作为第二信号输入端，所述q7的栅极作为第三信号输入端，所述q8的栅极作为第四信号输入端；
所述下mos管驱动电路用于接收时序控制电路输出的下mos管pwm控制信号并将其转化为下mos管驱动信号，所述下mos管驱动电路包括电源正极输入端、电源负极输入端、信号输入端和信号输出端；
所述上mos管驱动电源的正极与上mos管驱动电路的电源正极输入端相连，负极分别与上mos管驱动电路的电源负极输入端和上mos管的源极相连；
所述下mos管驱动电源的正极与下mos管驱动电路的电源正极输入端相连，负极分别与下mos管驱动电路的电源负极输入端和下mos管的源极相连；
所述时序控制电路的信号输入端用于输入pwm控制信号，第一信号输出端与下mos管驱动电路的信号输入端相连，第二信号输出端、第三信号输出端、第四信号输出端、第五信号输入端分别与上mos管驱动电路的第一信号输入端、第二信号输入端、第三信号输入端和第四信号输入端相连；
所述上mos管驱动电路的信号输出端与上mos管的栅极相连；
所述下mos管驱动电路的信号输出端与下mos管的栅极相连。
该技术方案的工作原理为：在上mos管关断到下mos管导通的过程中，快速关断q5后，但并不马上快速打开q6。此时，通过闭合开关s2，q6可以看成是一个diode-connectedmosfet，其特性是漏极和源极之间的电压基本限制在q6的阈值电压之上一点。由于用相同工艺制作的同类型半导体器件来实现q6和上mos管，那么在s2打开之后，上mos管将处在一个比较弱的导通状态。通过选择q6的大小，可以保证所有或大部分的输出电流流通上mos管中的mosfet部分，从而避免体二极管d2导通，或者只有一小部分电流流过体二极管。同时从这个状态可以很迅速地关断上mos管，并且关断过程需要的时间受温度，工艺，驱动电路电源电压的影响会小很多。
从以上描述可以看出，该技术方案具备以下优点：通过上mos管驱动电路，有效避免了上mos管体二极管的导通，或者只有一小部分电流流过体二极管，从而有效降低了体二极管引起的反向恢复损耗。
为实现以上技术目的，本发明的第三种技术方案如下，该技术方案适用于同时减小开关电源中上mos管体二极管和下mos管体二极管引起的损耗。
一种基于pwm控制的开关电源驱动电路，开关电源电路至少包括上mos管、下mos管和电感，所述上mos管的栅极用于接入上mos管的驱动信号，所述下mos管的栅极用于接入下mos管驱动信号，所述上mos管的源极、下mos管的漏极和电感的一端相连，所述下mos管的源极作为系统的接地端，上mos管的漏极和电感的另一端分别作为系统的信号输入端和系统的信号输出端且两者可互换，或者所述电感的另一端作为系统的接地端，上mos管的漏极和下mos管的源极分别作为系统的信号输入端和系统的信号输出端且两者可互换；
驱动电路包括上mos管驱动电源、下mos管驱动电源、时序控制电路、上mos管驱动电路和下mos管驱动电路；
所述上mos管驱动电源为上mos管驱动电路供电；
所述下mos管驱动电源为下mos管驱动电路供电；
所述时序控制电路用于接收系统pwm控制信号，产生系统时序控制信号，并将pwm控制信号和时序控制信号合成，生成上mos管pwm控制信号和下mos管pwm控制信号，所述时序控制电路包括信号输入端、第一信号输出端、第二信号输出端、第三信号输出端、第四信号输出端、第五信号输出端、第六信号输出端、第七信号输出端和第八信号输出端；
所述下mos管驱动电路用于接收时序控制电路输出的下mos管驱动控制信号并将其转化为下mos管驱动信号，所述下mos管驱动电路包括晶体管q1、晶体管q2、晶体管q3、晶体管q4和开关s1，所述q2和下mos管采用相同工艺制作的同类型功率半导体器件，所述q1的漏极与q3的漏极相连且作为电源正极输入端，源极分别与q2的漏极和s1的输入极相连且作为信号输出端，栅极作为第一信号输入端，所述q2的栅极分别与s1的输出极、q3的源极和q4的漏极相连，源极和q4的源极相连且作为电源负极输入端，所述s1的控制极作为第二信号输入端，所述q3的栅极作为第三信号输入端，所述q4的栅极作为第四信号输入端；
所述上mos管驱动电路用于接收时序控制电路输出的上mos管pwm控制信号并将其转化为上mos管驱动信号，所述上mos管驱动电路包括晶体管q5、晶体管q6、晶体管q7、晶体管q8和开关s2，所述q6和上mos管采用相同工艺制作的同类型功率半导体器件，所述q5的漏极与q7的漏极相连且作为电源正极输入端，源极分别与q6的漏极和s2的输入极相连且作为信号输出端，栅极作为第一信号输入端，所述q6的栅极分别与s2的输出极、q7的源极和q8的漏极相连，源极和q8的源极相连且作为电源负极输入端，所述s2的控制极作为第二信号输入端，所述q7的栅极作为第三信号输入端，所述q8的栅极作为第四信号输入端；
所述上mos管驱动电源的正极分别与上mos管驱动电路的电源正极输入端相连，负极分别与上mos管驱动电路的电源负极输入端和上mos管的源极相连；
所述下mos管驱动电源的正极与下mos管驱动电路的电源正极输入端相连，负极分别与下mos管驱动电路的电源负极输入端和下mos管的源极相连；
所述时序控制电路的信号输入端用于输入pwm控制信号，第一信号输出端、第二信号输出端、第三信号输出端、第四信号输出端分别与下mos管驱动电路的第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端相连；第五信号输出端、第六信号输出端、第七信号输出端、第八信号输出端分别与上mos管驱动电路的第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端相连；
所述上mos管驱动电路的信号输出端与上mos管的栅极相连；
所述下mos管驱动电路的信号输出端与下mos管的栅极相连。
该技术方案的工作原理为：
(1)在下mos管关断到上mos管导通过程中，快速关断q1后，但并不马上快速打开q2。此时，通过闭合开关s1，q2可以看成是一个diode-connectedmosfet，其特性是漏极和源极之间的电压基本限制在q2的阈值电压之上一点。由于用相同工艺制作的同类型半导体器件来实现q2和下mos管，那么在s1打开之后，下mos管将处在一个比较弱的导通状态。通过选择q2的大小，可以保证所有或大部分的输出电流流通下mos管中的mosfet部分，从而避免体二极管d1导通，或者只有一小部分电流流过体二极管。同时从这个状态可以很迅速地关断下mos管，并且关断过程需要的时间受温度，工艺，驱动电路电源电压的影响会小很多。
(2)在上mos管关断到下mos管导通过程中，快速关断q5后，但并不马上快速打开q6。此时，通过闭合开关s2，q6可以看成是一个diode-connectedmosfet，其特性是漏极和源极之间的电压基本限制在q6的阈值电压之上一点。由于用相同工艺制作的同类型半导体器件来实现q6和上mos管，那么在s2打开之后，上mos管将处在一个比较弱的导通状态。通过选择q6的大小，可以保证所有或大部分的输出电流流通上mos管中的mosfet部分，从而避免体二极管d2导通，或者只有一小部分电流流过体二极管。同时从这个状态可以很迅速地关断上mos管，并且关断过程需要的时间受温度，工艺，驱动电路电源电压的影响会小很多。
从以上描述可以看出，该技术方案具备以下优点：通过上mos管驱动电路和下mos管驱动电路有效避免了上、下mos管体二极管的导通，或者只有一小部分电流流过体二极管，从而有效降低了体二极管引起的反向恢复损耗。
附图说明
图1是一般开关电源电路的基本结构示意图；
图2是降压型变换器的基本结构示意图；
图3是升压型变换器的基本结构示意图；
图4是反向升降压型变换器的基本结构示意图；
图5是反向升降压型变换器的基本结构示意图；
图6是现有的带有驱动电路的开关电源的基本结构示意图；
图7是图6的信号波形示意图；
图8是本发明实施例1的结构示意图；
图9是本发明实施例1的信号波形示意图；
图10是本发明实施例2的结构示意图；
图11是本发明实施例2的信号波形示意图；
图12是本发明实施例3的结构示意图；
图13是本发明实施例3的信号波形示意图。
具体实施方式
结合图8至图9，详细说明本发明的实施例1，但不对本发明的权利要求做任何限定。
在如图6所示的开关电源电路的基本构建单元中，当流出vsw节点的电感电流为正时，ls_fet导通到ls_fet导通的转换过程中(dt2)，ls_fet的体二极管会导通并带来比较大的反向恢复损耗，因此ls_fet需要一个新型驱动电路，以减小hs_fet体二极管引起的反向恢复损耗。
如图8所示，一种基于pwm控制的开关电源驱动电路，开关电源电路至少包括上mos管hs_fet、下mos管ls_fet和电感l1，hs_fet的栅极用于接入hs_fet的驱动信号，ls_fet的栅极用于接入ls_fet驱动信号，hs_fet的源极、ls_fet的漏极和l1的一端相连，ls_fet的源极作为系统的接地端，hs_fet的漏极和l1的另一端分别作为系统的信号输入端和系统的信号输出端且两者可互换，或者l1的另一端作为系统的接地端，hs_fet的漏极和ls_fet的源极分别作为系统的信号输入端和系统的信号输出端且两者可互换；
驱动电路包括上mos管驱动电源vcc_hs、下mos管驱动电源vcc_ls、时序控制电路、上mos管驱动电路hs_driver和下mos管驱动电路ls_driver；
vcc_hs为上mos管驱动电路供电；
vcc_ls为下mos管驱动电路供电；
时序控制电路用于接收系统pwm控制信号，产生系统时序控制信号，并将pwm控制信号和时序控制信号合成，生成上mos管pwm控制信号和下mos管pwm控制信号，时序控制电路包括信号输入端、第一信号输出端、第二信号输出端、第三信号输出端、第四信号输出端和第五信号输出端；
上mos管驱动电路用于接收时序控制电路输出的上mos管pwm控制信号并将其转化为上mos管驱动信号，所述上mos管驱动电路包括电源正极输入端、电源正极输入端、电源负极输入端、信号输入端和信号输出端；
下mos管驱动电路用于接收时序控制电路输出的下mos管pwm控制信号并将其转化为下mos管驱动信号，下mos管驱动电路包括晶体管q1、晶体管q2、晶体管q3、晶体管q4和开关s1，q2和ls_fet采用相同工艺制作的同类型功率半导体器件，q1的漏极与q3的漏极相连且作为电源正极输入端，源极分别与q2的漏极和s1的输入极相连且作为信号输出端，栅极作为第一信号输入端，q2的栅极分别与s1的输出极、q3的源极和q4的漏极相连，源极和q4的源极相连且作为电源负极输入端，s1的控制极作为第二信号输入端，q3的栅极作为第三信号输入端，q4的栅极作为第四信号输入端；
上mos管驱动电源vcc_hs的正极与上mos管驱动电路的电源正极输入端相连，负极分别与上mos管驱动电路的电源负极输入端和上mos管的源极相连；
下mos管驱动电源vcc_ls的正极与下mos管驱动电路的电源正极输入端相连，负极分别与下mos管驱动电路的电源负极输入端和下mos管的源极相连；
时序控制电路的信号输入端用于输入pwm控制信号，第一信号输出端与上mos管驱动电路的信号输入端相连，第二信号输出端、第三信号输出端、第四信号输出端、第五信号输出端分别与下mos管驱动电路的第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端相连；
上mos管驱动电路的信号输出端与hs_fet的栅极相连；
下mos管驱动电路的信号输出端与ls_fet的栅极相连。
该技术方案的控制原理为：在下mos管关断到上mos管导通的转换过程中，快速关断q1，但并不马上快速打开q2。此时，通过闭合开关s1，q2可以看成是一个diode-connectedmosfet，其特性是漏极和源极之间的电压基本限制在q2的阈值电压之上一点。由于用相同工艺制作的同类型功率半导体器件来实现q2和下mos管，那么在s1打开之后，ls_fet将处在一个比较弱的导通状态。通过选择q2的大小，可以保证所有或大部分的输出电流流通ls_fet中的mosfet部分，从而避免体二极管d1导通，或者只有一小部分电流流过体二极管。同时从这个状态可以很迅速地关断ls_fet，并且关断过程需要的时间受温度，工艺，驱动电路电源电压的影响会小很多。该技术方案具体的信号波形示意图如图9所示。
结合图10，详细说明本发明的实施例2，但不对本发明的权利要求做任何限定。
在如图6所示的开关电源电路的基本构建单元中，当流出vsw节点的电感电流为负时，hs_fet导通到ls_fet导通的转换过程中(dt1)，hs_fet的体二极管会导通并带来比较大的反向恢复损耗，因此hs_fet需要一个新型驱动电路，以减小hs_fet体二极管引起的反向恢复损耗。
如图10所示，一种基于pwm控制的开关电源驱动电路，开关电源电路至少包括上mos管hs_fet、下mos管hs_fet和电感l1，hs_fet的栅极用于接入hs_fet的驱动信号，ls_fet的栅极用于接入ls_fet驱动信号，hs_fet的源极、ls_fet的漏极和l1的一端相连，ls_fet的源极作为系统的接地端，hs_fet的漏极和l1的另一端分别作为系统的信号输入端和系统的信号输出端且两者可互换，或者l1的另一端作为系统的接地端，hs_fet的漏极和ls_fet的源极分别作为系统的信号输入端和系统的信号输出端且两者可互换；
驱动电路包括上mos管驱动电源vcc_hs、下mos管驱动电源vcc_ls、时序控制电路、上mos管驱动电路hs_driver和下mos管驱动电路ls_driver；
vcc_hs为上mos管驱动电路供电；
vcc_ls为下mos管驱动电路供电；
时序控制电路用于接收系统pwm控制信号，产生系统时序控制信号，并将pwm控制信号和时序控制信号合成，生成上mos管pwm控制信号和下mos管pwm控制信号，时序控制电路包括信号输入端、第一信号输出端和第二信号输出端；
上mos管驱动电路用于接收时序控制电路输出的上mos管pwm控制信号并将其转化为上mos管驱动信号，上mos管驱动电路包括晶体管q5、晶体管q6、晶体管q7、晶体管q8和开关s2，q6和hs_fet采用相同工艺制作的同类型功率半导体器件，q5的漏极与q7的漏极相连且作为电源正极输入端，源极分别与q6的漏极和s2的输入极相连且作为信号输出端，栅极作为第一信号输入端，q6的栅极分别与s2的输出极、q7的源极和q8的漏极相连，源极和q8的源极相连且作为电源负极输入端，s2的控制极作为第二信号输入端，q7的栅极作为第三信号输入端，q8的栅极作为第四信号输入端；
下mos管驱动电路用于接收时序控制电路输出的下mos管pwm控制信号并将其转化为下mos管驱动信号，所述下mos管驱动电路包括电源正极输入端、电源负极输入端、信号输入端和信号输出端；
vcc_hs的正极与上mos管驱动电路的电源正极输入端相连，负极分别与上mos管驱动电路的电源负极输入端和上mos管的源极相连；
vcc_ls的正极与下mos管驱动电路的电源正极输入端相连，负极分别与下mos管驱动电路的电源负极输入端和下mos管的源极相连；
时序控制电路的信号输入端用于输入pwm控制信号，第一信号输出端与下mos管驱动电路的信号输入端相连，第二信号输出端、第三信号输出端、第四信号输出端、第五信号输出端分别与上mos管驱动电路的第一信号输入端、第二信号输入端、第三信号输入端和第四信号输入端相连；
上mos管驱动电路的信号输出端与上mos管的栅极相连；
下mos管驱动电路的信号输出端与下mos管的栅极相连。
该技术方案的工作原理为：在上mos管关断到下mos管导通的转换过程中，快速关断q5后，但并不马上快速打开q6。此时，通过闭合开关s2，q6可以看成是一个diode-connectedmosfet，其特性是漏极和源极之间的电压基本限制在q6的阈值电压之上一点。由于用相同工艺制作的同类型功率半导体器件来实现q6和上mos管，那么在s2打开之后，hs_fet将处在一个比较弱的导通状态。通过选择q6的大小，可以保证所有或大部分的输出电流流通hs_fet中的mosfet部分，从而避免体二极管d2导通，或者只有一小部分电流流过体二极管。同时从这个状态可以很迅速地关断上mos管，并且关断过程需要的时间受温度，工艺，驱动电路电源电压的影响会小很多。该技术方案具体的信号波形示意图如图11所示。
结合图12，详细说明本发明的实施例3，但不对本发明的权利要求做任何限定。
在如图6所示的开关电源电路的基本构建单元中，当流出vsw节点的电感电流既可以为正，也可以为负时，hs_fet和ls_fet的体二极管会导通并带来比较大的反向恢复损耗，因此hs_fet和ls_fet都需要一个新型驱动电路，以减小自身体二极管引起的反向恢复损耗。
如图12所示，一种用于降低开关电源电路中上、下mos管体二极管损耗的驱动电路，开关电源电路至少包括上mos管hs_fet、下mos管ls_fet和电感l1，上mos管hs_fet的栅极用于接入hs_fet的驱动信号，ls_fet的栅极用于接入ls_fet的驱动信号，hs_fet的源极、ls_fet的漏极和l1的一端相连，ls_fet的源极作为系统的接地端，hs_fet的漏极和l1的另一端分别作为系统的信号输入端和系统的信号输出端且两者可互换，或者l1的另一端作为系统的接地端，hs_fet的漏极和ls_fet的源极分别作为系统的信号输入端和系统的信号输出端且两者可互换；
驱动电路包括上mos管驱动电源vcc_hs、下mos管驱动电源vcc_ls、时序控制电路、上mos管驱动电路hs_driver和下mos管驱动电路ls_driver；
vcc_hs为上mos管驱动电路供电；
vcc_ls为下mos管驱动电路供电；
时序控制电路用于接收系统pwm控制信号，产生系统时序控制信号，并将pwm控制信号和时序控制信号合成，生成上mos管pwm控制信号和下mos管pwm控制信号，时序控制电路包括信号输入端、第一信号输出端、第二信号输出端、第三信号输出端、第四信号输出端、第五信号输出端、第六信号输出端、第七信号输出端和第八信号输出端；
上mos管驱动电路用于接收时序控制电路输出的上mos管pwm控制信号并将其转化为上mos管驱动信号，上mos管驱动电路包括晶体管q5、晶体管q6、晶体管q7、晶体管q8和开关s2，q6和hs_fet采用相同工艺制作的同类型功率半导体器件，q5的漏极与q7的漏极相连且作为电源正极输入端，源极分别与q6的漏极和s2的输入极相连且作为信号输出端，栅极作为第一信号输入端，q6的栅极分别与s2的输出极、q7的源极和q8的漏极相连，源极和q8的源极相连且作为电源负极输入端，s2的控制极作为第二信号输入端，q7的栅极作为第三信号输入端，q8的栅极作为第四信号输入端；
下mos管驱动电路用于接收时序控制电路输出的下mos管pwm控制信号并将其转化为下mos管驱动信号，下mos管驱动电路包括晶体管q1、晶体管q2、晶体管q3、晶体管q4和开关s1，q2和ls_fet采用相同工艺制作的同类型功率半导体器件，q1的漏极与q3的漏极相连且作为电源正极输入端，源极分别与q2的漏极和s1的输入极相连且作为信号输出端，栅极作为第一信号输入端，q2的栅极分别与s1的输出极、q3的源极和q4的漏极相连，源极和q4的源极相连且作为电源负极输入端，s1的控制极作为第二信号输入端，q3的栅极作为第三信号输入端，q4的栅极作为第四信号输入端；
vcc_hs的正极与上mos管驱动电路的电源正极输入端相连，负极分别与上mos管驱动电路的电源负极输入端和上mos管的源极相连；
vcc_ls的正极与下mos管驱动电路的电源正极输入端相连，负极分别与下mos管驱动电路的电源负极输入端和下mos管的源极相连；
时序控制电路的信号输入端用于输入pwm控制信号，第一信号输出端、第二信号输出端、第三信号输出端、第四信号输出端分别与下mos管驱动电路的第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端相连；第五信号输出端、第六信号输出端、第七信号输出端、第八信号输出端分别与上mos管驱动电路的第一信号输入端、第二信号输入端、第三信号输入端、第四信号输入端相连；
上mos管驱动电路的信号输出端与上mos管的栅极相连；
下mos管驱动电路的信号输出端与下mos管的栅极相连。
该技术方案的工作原理为：
(1)在下mos管关断到上mos管导通的转换过程中，快速关断q1后，但并不马上快速打开q2。此时，通过闭合开关s1，q2可以看成是一个diode-connectedmosfet，其特性是漏极和源极之间的电压基本限制在q2的阈值电压之上一点。由于用相同工艺制作的同类型半导体器件来实现q2和下mos管，那么在s1打开之后，ls_fet将处在一个比较弱的导通状态。通过选择q2的大小，可以保证所有或大部分的输出电流流通ls_fet中的mosfet部分，从而避免体二极管d1导通，或者只有一小部分电流流过体二极管。同时从这个状态可以很迅速地关断ls_fet，并且关断过程需要的时间受温度，工艺，驱动电路电源电压的影响会小很多。(2)在上mos管关断到下mos管导通的转换过程中，快速关断q5后，但并不马上快速打开q6。此时，通过闭合开关s2，q6可以看成是一个diode-connectedmosfet，其特性是漏极和源极之间的电压基本限制在q6的阈值电压之上一点。由于用相同工艺制作的同类型半导体器件来实现q6和上mos管，那么在s2打开之后，hs_fet将处在一个比较弱的导通状态。通过选择q6的大小，可以保证所有或大部分的输出电流流通hs_fet中的mosfet部分，从而避免体二极管d2导通，或者只有一小部分电流流过体二极管。同时从这个状态可以很迅速地关断上mos管，并且关断过程需要的时间受温度，工艺，驱动电路电源电压的影响会小很多。该技术方案具体的信号波形示意图如图13所示。
本专利技术除了应用在上述开关电源电路的基本构建单元中，只要vsw连接的第三条出入线(即l1所在的线路)上的电流特性近似于电流源特性，即在上下管开关转换过程中，电流基本维持不变。本专利的技术也可以适用。
本专利技术除了适用于mosfet的驱动控制外，同样适用igbt的驱动控制。igbt的驱动方法与mosfet相似，而且也有体二极管或者反向并联二极管的反向恢复损耗的问题，本专利技术也可以有效地减少这部分损耗。
综上所述，本发明具有以下优点：
1.本发明利用由四个晶体管和一个开关构成的驱动电路对上mos管和/或下mos管驱动，有效避免了mos管体二极管的导通，或者只有一小部分电流流过体二极管，降低了体二极管引起的反向恢复损耗。
2.本专利技术除了应用在上述开关电源电路的基本构建单元中，只要vsw连接的第三条出入线(即l1所在的线路)上的电流特性近似于电流源特性，即在上下管开关转换过程中，电流基本维持不变。本专利的技术也可以适用。
3.本专利技术除了适用于mosfet的驱动控制外，同样适用igbt的驱动控制。igbt的驱动方法与mosfet相似，而且也有体二极管或者反向并联二极管的反向恢复损耗的问题，本专利技术也可以有效地减少这部分损耗。
可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案。本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。