IGBT驱动信号硬件互锁和死区设置电路的制作方法

本实用新型涉及电学领域，尤其涉及逆变器技术，特别是一种IGBT驱动信号硬件互锁和死区设置电路。

背景技术：
:

IGBT—绝缘栅型晶体管，借助其工作电压高，工作电流大，开关频率高，驱动电路简单的优点，目前已经成为中大型功率变频器领域应用最为广泛的电力电子开关元件。IGBT模组因其内部封装多个IGBT单体，体积小，功率密度高，易于装配而逐渐成为变频器功率元件的首选。

死区时间主要是针对IGBT开关管来说的，理想情况下，逆变器的单桥臂的IGBT总是互补地导通和关断。由于IGBT等功率器件都存在一定的结电容，所以会造成器件导通关断的延迟现象。一般在设计电路时已尽量降低该影响，比如尽量提高控制极驱动电压电流，设置结电容释放回路等。为了使IGBT工作可靠，避免由于关断延迟效应造成上、下桥臂直通，有必要设置死区时间，也就是上、下桥臂同时关断时间。死区时间可有效地避免延迟效应所造成的一个桥臂未完全关断、而另一桥臂又处于导通状态，避免直通损害模块。因此，在实际应用中，使同一桥臂的上下IGBT的导通和关断错开一定的时间，即死区时间，以保证同一桥臂的上下IGBT总是不能直通。

现有的IGBT的驱动系统缺乏有效的互锁功能，同时也存在无法实现最小死区设置的情况。新能源汽车发展速度加快，汽车安全综合功能越来越受到整车厂商的重视。IGBT的上下桥直通对于功能安全是致命的危害，当IGBT上下桥直通整个IGBT模组会烧毁，控制器损坏甚至会影响整车的安全，所以必须加入死区时间。死区时间当然越小越好，但是之所以设置死 区时间是为了安全，因此又不可没有。

最佳的设置是，在保证安全的前提下，越小越好。以不炸功率管、输出不短路为目的。死区时间就是PWM输出时，为了使H桥或半H桥的上、下管不会因为开关速度问题发生同时导通而设置的一个保护时段。由于IGBT(绝缘栅极型功率管)等功率器件都存在一定的结电容，所以会造成器件导通关断的延迟现象。一般在设计电路时已尽量降低该影响，比如尽量提高控制极驱动电压电流，设置结电容释放回路等。为了使IGBT工作可靠，避免由于关断延迟效应造成上、下桥臂直通，有必要设置死区时间，死区时间可有效地避免延迟效应所造成的上桥臂未完全关断，而相对应的下桥臂又处于导通的状态，避免直通炸模块。死区时间大，模块工作更加可靠，但会带来输出波形的失真及降低输出效率。死区时间小，输出波形要好一些，只是会降低可靠性，一般为us级。一般来说死区时间是不可以改变的，只取决于功率元件制作工艺。

技术实现要素：
：

本实用新型的目的在于提供一种IGBT驱动信号硬件互锁和死区设置电路，所述的这种IGBT驱动信号硬件互锁和死区设置电路要解决现有技术中的IGBT驱动过程中的驱动信号失效导致的IGBT直通的技术问题。

本实用新型的这种IGBT驱动信号硬件互锁和死区设置电路，包括第一上拉电阻器、第二上拉电阻器、第三电阻器、第四电阻器、第五电阻器、第六电阻器、第一电容器、第二电容器、第三电容器、第四电容器、第一二极管、第二二极管、第一与非门芯片、第二与非门芯片、第三非门芯片、第四与非门芯片、第五与非门芯片和第六非门芯片，其中，上桥输入信号通过第三电阻器连接第一与非门芯片的两个输入脚，所述的第三电阻器通过第三电容器连接地端，第一与非门芯片的两个输入脚连接第二与非门芯片的第一输入脚，所述的第一与非门芯片的输出端连接第一二极管的阴极， 所述的第一二极管的阳极连接第五与非门芯片的第一输入脚，并通过第一上拉电阻器连接电源端，通过第五电阻器和第一电容器连接地端，下桥输入信号通过第四电阻器连接第四与非门芯片的两个输入脚，所述的第四电阻器通过第四电容器连接地端，第四与非门芯片的两个输入脚连接第五与非门芯片的第二输入脚，所述的第四与非门芯片的输出端连接第二二极管的阴极，所述的第二二极管的阳极连接第二与非门芯片的第二输入脚，并通过第二上拉电阻器连接电源端，通过第六电阻器和第二电容器连接地端，所述的第二与非门芯片的输出端通过第三非门芯片输出上桥驱动输出信号，所述的第五与非门芯片的输出端通过第六非门芯片输出下桥驱动输出信号。

进一步的，所述第一与非门芯片、第二与非门芯片、第四与非门芯片、第五与非门芯均为施密特与非门芯片，所述的第三非门芯片和第六非门芯片均为施密特非门芯片。

本实用新型和已有技术相比较，其效果是积极和明显的。本实用新型的这种IGBT驱动信号硬件互锁和死区设置电路主要是通过施密特与非门和施密特非门实现，死区设置主要通过定时电阻器和电容实现。本实用新型实现了IGBT驱动信号硬件互锁、硬件死区时间设置，当电路上桥输入信号和下桥输入信号之间的死区时间大于电路设置的死区时间，则系统会忽略电路设置的死区时间按照系统设置的死区时间给定死区时间；当上桥输入信号和下桥输入信号之间的死区时间小于电路设置的最小死区时间，则系统强制按照已经设置的最小死区时间给定死区时间，从而整个IGBT驱动更加安全更加有效提高整个控制系统的功能安全的等级。

本实用新型的有益效果在于，避免了在CPU软件错误和跑飞的情况下IGBT上下桥直通风险，提高控制器功能的安全的等级。

附图说明：

图1是IGBT驱动系统原理框图。

图2是本实用新型的IGBT驱动信号硬件互锁和死区设置电路的示意图。

图3是本实用新型的上桥信号高电平转低电平死区设置电容充电示意图。

图4是本实用新型的下桥信号低电平转高电平死区设置电容放电示意图。

具体实施方式：

实施例1:

如图1所示，是IGBT驱动系统原理框图，模块1代表输入信号处理模块及IGBT驱动信号互锁和硬件死区设置电路，模块2代表驱动芯片模块，模块3代表驱动功率提升模块，模块4代表IGBT模块。

如图2、图3和图4所示，本实用新型的这种IGBT驱动信号硬件互锁和死区设置电路，包括第一上拉电阻器R1、第二上拉电阻器R2、第三电阻器R3、第四电阻器R4、第五电阻器R5、第六电阻器R6、第一电容器C1、第二电容器C2、第三电容器C3、第四电容器C4、第一二极管D1、第二二极管D2、第一与非门芯片U1、第二与非门芯片U2、第三非门芯片U3、第四与非门芯片U4、第五与非门芯片U5和第六非门芯片U6，其中，所述的上桥输入信号INTOP通过第三电阻器R3连接第一与非门芯片U1的两个输入脚，所述的第三电阻器R3通过第三电容器C3连接地端GND，第一与非门芯片U1的两个输入脚连接第二与非门芯片U2的第一输入脚，所述的第一与非门芯片U1的输出端连接第一二极管D1的阴极，所述的第一二极管D1的阳极连接第五与非门芯片U5的第一输入脚，并通过第一上拉电阻器R1连接电源端VCC，通过第五电阻器R5和第一电容器C1连接地端GND，所述的下桥输入信号INBOT通过第四电阻器R4连接第四与非门芯片U4的两个输入脚，所述的第四电阻器R4通过第四电容器C4连 接地端GND，第四与非门芯片U4的两个输入脚连接第五与非门芯片U5的第二输入脚，所述的第四与非门芯片U4的输出端连接第二二极管D2的阴极，所述的第二二极管D2的阳极连接第二与非门芯片U2的第二输入脚，并通过第二上拉电阻器R2连接电源端VCC，通过第六电阻器R6和第二电容器C2连接地端GND，所述的第二与非门芯片U2的输出端通过第三非门芯片U3输出上桥驱动输出信号OUTTOP，所述的第五与非门芯片U5的输出端通过第六非门芯片U6输出下桥驱动输出信号OUTBOT。

进一步的，所述第一与非门芯片U1、第二与非门芯片U2、第四与非门芯片U4、第五与非门芯U5均为施密特与非门芯片，所述的第三非门芯片U3和第六非门芯片U6均为施密特非门芯片。

本实用新型的硬件互锁和死区设置主要是通过施密特与非门和施密特非门实现。死区设置主要通过定时电阻器和电容实现，详细电路原理如下：

(一)上桥驱动输入信号INTOP为低电平，下桥驱动输入信号INBOT为低电平。输入信号INTOP经过第三电阻器R3、第三电容器C3低通滤波后成INTOP-1低电平信号，再经过第一与非门芯片U1后输出为高电平信号OUT1,高电平信号OUT1通过第一反并二极管D1后形成高电平信号OUT1-1输出到第五与非门芯片U5输入脚，同时低电平信号INTOP-1输入到第二与非门芯片U2。输入信号INBOT经过第四电阻器R4、第四电容器C4低通滤波后成INBOT-1低电平信号，再通过第四与非门芯片U4后输出高电平信号OUT3,高电平信号OUT3通过第二反并二极管D2后形成高电平信号OUT3-1输出到第二与非门芯片U2输入脚，同时INBOT-1低电平信号输入到第五与非门芯片U5。第二与非门芯片U2两个输入信号分别为低电平信号INTOP-1和高电平信号OUT3-1，经过逻辑运算后第二与非门芯片U2输出为高电平信号OUT2,高电平信号OUT2输入到第三非门芯片U3经过逻辑非后输出上桥驱动输出信号OUTTOP,OUTTOP为低电平。第五与非门芯片U5两个输入 信号分别为低电平信号INBOT-1和高电平信号OUT1-1，经过逻辑运算后第五与非门芯片U5输出为高电平信号OUT4,高电平信号OUT4输入到第六非门芯片U6经过逻辑非运算后输出下桥驱动输出信号OUTBOT,OUTBOT为低电平。因此上桥驱动输入信号INTOP为低电平，下桥驱动输入信号INBOT为低电平，经过互锁电路后最终输出信号为上桥驱动输出信号OUTTOP为低电平信号，下桥驱动输出信号OUTBOT为低电平信号，没有改变原有信号的电平特性。

(二)上桥驱动输入信号INTOP为高电平，下桥驱动输入信号INBOT为低电平。高电平信号INTOP经过第三电阻器R3、第三电容器C3低通滤波后成INTOP-1高电平信号，再经过第一与非门芯片U1通过逻辑运算后输出为低电平OUT1,低电平OUT1信号通过第一反并二极管D1后形成高电平信号OUT1-1输出到与非门芯片U5输入脚，同时高电平信号INTOP-1输入到第二与非门芯片U2。INBOT低电平信号经过R4、C4低通滤波后成INBOT-1低电平信号后输入到与非门芯片U4经过逻辑运算后U4则输出为高电平OUT3,高电平OUT3信号通过反并二极管D3后形成高电平信号OUT3-1输出到与非门芯片U2输入脚，同时低电平信号INBOT-1输入到第五与非门芯片U5。第二与非门芯片U2两个输入信号分别为高电平信号INTOP-1和高电平信号OUT3-1，经过逻辑运算后第二与非门芯片U2输出为低电平信号OUT2,低电平信号OUT2输入到第三非门芯片U3经过逻辑非后输出上桥驱动输出信号OUTTOP,OUTTOP为高电平。第五与非门芯片U5两个输入信号分别为低电平信号INBOT-1和低电平信号OUT1-1，经过逻辑运算后第五与非门芯片U5输出为高电平信号OUT4,高电平信号OUT4输入到第六非门芯片U6，经过逻辑非运算后输出下桥驱动输出信号OUTBOT,OUTBOT为低电平。因此上桥驱动输入信号INTOP为高电平，下桥驱动输入信号INBOT为低电平，经过互锁电路后最终输出信号为上桥驱动输出信号OUTTOP高电平，下桥驱动输出信号OUTBOT低电平，没有改变原 有信号的电平特性。

(三)上桥驱动输入信号INTOP为低电平，下桥驱动输入信号INBOT为高电平。INTOP信号经过第三电阻器R3、第三电容C3低通滤波后成INTOP-1低电平信号，再通过第一与非门芯片U1后输出为高电平OUT1,高电平OUT1信号通过第一反并二极管D1后形成高电平信号OUT1-1输出到第五与非门芯片U5输入脚，同时INTOP-1低电平信号输入到第二与非门芯片U2。INBOT信号经过第四电阻器R4、第四电容器C4低通滤波后成INBOT-1高电平信号后输入到第四与非门芯片U4,U4则输出为低电平OUT3,高电平OUT3信号通过第二反并二极管D2后形成低电平信号OUT3-1输出到第二与非门芯片U2输入脚，同时INBOT-1高电平信号输入到第五与非门芯片U5。第二与非门芯片U2两个输入信号分别为低电平信号INTOP-1和低电平信号OUT3-1，经过逻辑运算后第二与非门芯片U2输出为高电平信号OUT2,高电平信号OUT2输入到第三非门芯片U3经过逻辑非后输出上桥驱动输出信号OUTTOP,OUTTOP为低电平。第五与非门芯片U5两个输入信号分别为高电平信号INBOT-1和高电平信号OUT1-1，经过逻辑运算后第五与非门芯片U5输出为低电平信号OUT4,低电平信号OUT4输入到第六非门芯片U6经过逻辑非运算后输出下桥驱动输出信号OUTBOT,OUTBOT为高电平。因此上桥驱动输入信号INTOP为低电平，下桥驱动输入信号INBOT为高电平经过互锁电路后最终输出信号为上桥驱动输出信号OUTTOP低电平，下桥驱动输出信号OUTBOT高电平，没有改变原有信号的电平特性。

(四)上桥驱动输入信号INTOP为高电平，下桥驱动输入信号INBOT为高电平。INTOP信号经过第三电阻器R3、第三电容器C3低通滤波后成INTOP-1高电平信号后输入到第一与非门芯片U1,U1则输出为低电平OUT1,低电平OUT1信号通过第一反并二极管D1后形成低电平信号OUT1-1输出到第五与非门芯片U5输入脚，同时INTOP-1高电平信号输入到第二与非门芯片U2。INBOT信号经过第四电阻器R4、第四电容器C4低通滤波后成 INBOT-1高电平信号后输入到第四与非门芯片U4,U4则输出为低电平OUT3,高电平OUT3信号通过第二反并二极管D2后形成低电平信号OUT3-1输出到第二与非门芯片U2输入脚，同时INBOT-1高电平信号输入到第五与非门芯片U5。第二与非门芯片U2两个输入信号分别为高电平信号INTOP-1和低电平信号OUT3-1，经过逻辑与非运算后第二与非门芯片U2输出为高电平信号OUT2,高电平信号OUT2输入到第三非门芯片U3经过逻辑非后输出上桥驱动输出信号OUTTOP,OUTTOP为低电平。第五与非门芯片U5两个输入信号分别为高电平信号INBOT-1和低电平信号OUT1-1，经过逻辑与非运算后第五与非门芯片U5输出为高电平信号OUT4,高电平信号OUT4输入到第六非门芯片U6经过逻辑非运算后输出下桥驱动输出信号OUTBOT,OUTBOT为低电平。

通过上面互锁电路后当CPU错误或者其他的干扰造成的错误的驱动信号，上桥驱动输入信号INTOP为高电平，下桥驱动输入信号INBOT为高电平，经过互锁电路后最终输出信号为上桥驱动输出信号OUTTOP，下桥驱动输出信号OUTBOT同时为低电平信号。OUTTOP、OUTBOT同时为低电平信号就封锁输入信号都为高电平信号导致IGBT上下桥直通带来的风险。

死区时间设置：

死区时间的设置主要是通过定时电阻器和定时电容实现，如图2中的第一上拉电阻器R1、第一电容器C1、第二上拉电阻器R2、第二电容器C2，根据电容充电时间常数τ＝RC V0为电容上的初始电压值；V1为电容最终可充到或放到的电压值；Vt为t时刻电容上的电压值。

则，Vt＝V0+(V1-V0)*[1-exp(-t/RC)]

或，t＝RC*Ln[(V1-V0)/(V1-Vt)]

当上桥驱动输入信号INTOP为高电平，下桥驱动输入信号INBOT为低电平为初始状态，按照经典PWM调试理论，下一个状态上桥驱动输入信号INTOP为低电平，下桥驱动输入信号INBOT为高电平状态。

初始状态INTOP高电平信号经过第三电阻器R3、第三电容器C3低通滤波后成INTOP-1高电平信号后输入到第一与非门芯片U1,U1则输出为低电平OUT1,当INTOP高电平下降为低电平时OUT1输出高电平，第一二极管D1反向截止，电源VCC通过第一上拉电阻器R1、第五电阻器R5对第一电容器C1充电，经过一定时间后OUT1-1信号才能充到第五与非门芯片U5输入信号最低识别的高电平，调节不同的第一上拉电阻器R1、第一电容器C1就可以调节不同充电时间。充电完成后OUT1-1高电平与已经翻转为高电平INBOT-1信号输入到第五与非门芯片U5,U5输出低电平信号OUT4,OUT4输入到第六非门芯片U6输出高电平信号下桥驱动输出信号OUTBOT，OUTBOT高电平信号正是PWM调试需要的下一个状态的信号，具体充电路径如图3所示。

初始状态INBOT低电平信号经过第四电阻器R4、第四电容器C4低通滤波后成INBOT-1低电平信号后输入到第一与非门芯片U1,U1则输出为高电平OUT3则OUT3-1为高电平,当INBOT低电平上升到高电平时OUT3输出低电平，第一二极管D1正向导通，OUT3-1高电平第二电容器C2通过第六电阻器R6、第二二极管D2放电,经过一定时间后OUT3-1信号才能放到第五与非门芯片U5输入信号最高识别的高电平，调节不同的第六电阻器R6、第二电容器C2就可以调节不同放电时间。放电完成后OUT3-1低电平与已经翻转为低电平INTOP-1信号输入到第二与非门芯片U2,则U2输出高电平信号OUT2,OUT2输入到第六非门芯片U6输出低电平信号上桥驱动输出信号OUTTOP，OUTTOP低电平信号正是PWM调试需要的下一个状态的信号,具体放电路径如图4所示。

通过以上电路分析,①当输入信号INTOP和INBOT之间的死区时间Td大于第一电容器C1充电时间Tc和第二电容器C2放电时间Tdis之和，则这个电路会忽略Tc和Tdis按照系统设置的死区时间Td给定死区时间；②当输入信号INTOP和INBOT之间的死区时间Td小于第一电容器C1充电时 间Tc和第二电容器C2放电时间Tdis之和，则这个电路会按照Tc和Tdis之和设置系统最小死区时间。

这样设置死区时间带来的益处是，不干涉系统正常时设置的死区时间，不会影响系统正常运行，当系统故障时最小死区的插入保障了系统安全。由于本实用新型所有的第一与非门芯片U1、第二与非门芯片U2、第四与非门芯片U4、第五与非门芯片U5和第三非门芯片U3、第六非门芯片U6都具有施密特输入,所以Vp与Vn有一定Vh这样避免导致误触发,从而使得逻辑电路具有信号防抖动的功能。