本实用新型涉及通信领域中的电源开关领域，尤其是一种电源开关电路。
背景技术：
开关电源是利用现代电力电子技术，控制开关管开通和关断的时间比率，维持稳定输出电压的一种电源，开关电源一般由脉冲宽度调制(PWM)控制IC和MOSFET构成。随着电力电子技术的发展和创新，使得开关电源技术也在不断地创新。目前，开关电源以小型、轻量和高效率的特点被广泛应用几乎所有的电子设备，是当今电子信息产业飞速发展不可缺少的一种电源方式；目前，一般的电源开关电路使用一个PMOS管和一个NMOS管并联组成，通过控制NMOS管的栅极从而达到控制PMOS管的通断。但是，PMOS管导通的一瞬间会出现PMOS管源极有持续30uS电压被拉低的问题，这样会容易使PMOS管漏极端串联的模块工作异常，甚至不工作，因而需要设计一种能解决输入电压被拉低问题的电源开关电路。
本实用新型就是为了解决以上问题而进行的改进。
技术实现要素：
本实用新型的目的是提供一种解决电源开关电路打开的一瞬间，输入电压被拉低问题的一种电源开关电路。
本实用新型为解决其技术问题所采用的技术方案是：
一种电源开关电路，包括P沟道场效应管Q1、N沟道场效应管Q2和RC延时电路，所述RC延时电路与N沟道场效应管Q2的栅极G1相连，N沟道场效应管Q2的漏极D2与P沟道场效应管Q1的栅极G1相连，所述RC延时电路包括电阻R2和电容C6，电阻R2的一端与单片机MCU使能脚相连，电阻R2的另一端分别与电容C6和N沟道场效应管Q2的栅极G2相连，所述电容C6接地；
所述P沟道场效应管Q1的栅极G1与N沟道场效应管Q2的漏极D2相连，所述N沟道场效应管Q2的源极S2接地；
其中P沟道场效应管Q1的源极S1与VBAT电源端相连，P沟道场效应管Q1的漏极D1与输出电源供电脚相连；
进一步的，所述电源开关电路中还包括有电阻R1、电阻R3、电容C1、电容C2、电容C3、电容C4、电容C5、电容C7和电容C8，其中电阻R3的一端接地，所述电阻R3的另一端分别与电阻R2和N沟道场效应管Q2的栅极G2相连；
更进一步的，所述电阻R1的一端分别与VBAT电源端和P沟道场效应管Q1的源极S1相连，电阻R1的另一端分别与P沟道场效应管Q1的栅极G1和N沟道场效应管Q2的漏极D2相连；
具体的，所述电容C1、电容C2、电容C3、电容C4、电容C5的一端均连接在VBAT电源端上，电容C1、电容C2、电容C3、电容C4、电容C5的另一端均接地，其中电容C5未接地的一端与电阻R1相连；
所述电容C7和电容C8的一端均与输出电源供电脚相连，电容C7和电容C8的另一端均接地；
其中，电容C7未接地的一端与P沟道场效应管Q1的漏极D1相连；
其中，电阻R1的阻值为40千欧，电阻R2的阻值为100千欧，电阻R3的阻值为1兆欧，电容C1、C2的容量均为22微法，电容C3、C4、C5的容量均为10微法，电容C7、C8的容量为100纳法。
工作原理为：如图1所示，NMOS管栅极的前端分别串联一颗100K的电阻和并联一颗2.2uF的电容行成一个RC延时电路，当MCU使能脚使能的时候，需要先给电容充电，这样就会延缓MOS管的导通时间，由于MOS管如果直接使能，导通的时间比较短，一般只有35ns，同时PMOS管刚导通的时候首先要给漏极端并联的电容充电，电容充电的瞬间电流会比较大，会使输入电压被瞬间拉低30us，这样在前端加了一个约200us的延时电路，就可以弥补掉给PMOS管漏极并联的电容充电需要的30us的时间，从而到达解决输入电源被瞬间拉低的问题。
本实用新型的有益效果在于：电路简单，可以节约成本，能解决输入电源被瞬间拉低的问题，减少开关模块工作异常的概率。
附图说明
图1是本实用新型提出的一种电源开关电路的电路图。
其中，1、VBAT电源端，2、输出电源供电脚，3、单片机MCU使能脚，Q1、P沟道场效应管，Q2、N沟道场效应管
具体实施方式
为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合图示与具体实施例，进一步阐述本实用新型。
参照图1所示，该一种电源开关电路，包括P沟道场效应管Q1、N沟道场效应管Q2和RC延时电路，所述RC延时电路与N沟道场效应管Q2的栅极G1相连，N沟道场效应管Q2的漏极D2与P沟道场效应管Q1的栅极G1相连，所述RC延时电路包括电阻R2和电容C6，电阻R2的一端与单片机MCU使能脚3相连，电阻R2的另一端分别与电容C6和N沟道场效应管Q2的栅极G2相连，所述电容C6接地；
所述P沟道场效应管Q1的栅极G1与N沟道场效应管Q2的漏极D2相连，所述N沟道场效应管Q2的源极S2接地；
其中P沟道场效应管Q1的源极S1与VBAT电源端1相连，P沟道场效应管Q1的漏极D1与输出电源供电脚2相连；
进一步的，所述电源开关电路中还包括有电阻R1、电阻R3、电容C1、电容C2、电容C3、电容C4、电容C5、电容C7和电容C8，其中电阻R3的一端接地，所述电阻R3的另一端分别与电阻R2和N沟道场效应管Q2的栅极G2相连；
更进一步的，所述电阻R1的一端分别与VBAT电源端1和P沟道场效应管Q1的源极S1相连，电阻R1的另一端分别与P沟道场效应管Q1的栅极G1和N沟道场效应管Q2的漏极D2相连；
具体的，所述电容C1、电容C2、电容C3、电容C4、电容C5的一端均连接在VBAT电源端1上，电容C1、电容C2、电容C3、电容C4、电容C5的另一端均接地，其中电容C5未接地的一端与电阻R1相连；
所述电容C7和电容C8的一端均与输出电源供电脚2相连，电容C7和电容C8的另一端均接地；
其中，电容C7未接地的一端与P沟道场效应管Q1的漏极D1相连；
其中，电阻R1的阻值为40千欧，电阻R2的阻值为100千欧，电阻R3的阻值为1兆欧，电容C1、C2的容量均为22微法，电容C3、C4、C5的容量均为10微法，电容C7、C8的容量为100纳法；
图1中VBAT电源端1接输入电源，输出电源供电脚2接模块的供电脚，单片机MCU使能脚3接MCU可以控制外围设备的输出脚，系统正常上电后，MCU先工作，然后MCU通过软件控制打开接单片机MCU使能脚3，从而分别打开后面的NMOS管和PMOS管，使得接在输出电源供电脚2的模块正常接通电源以及正常工作；
如图1所示，NMOS管栅极的前端分别串联一颗100K的电阻和并联一颗2.2uF的电容行成一个RC延时电路，当MCU使能脚使能的时候，需要先给电容充电，这样就会延缓MOS管的导通时间，由于MOS管如果直接使能，导通的时间比较短，一般只有35ns，同时PMOS管刚导通的时候首先要给漏极端并联的电容充电，电容充电的瞬间电流会比较大，会使输入电压被瞬间拉低30us，这样在前端加了一个约200us的延时电路，就可以弥补掉给PMOS管漏极并联的电容充电需要的30us的时间，从而到达解决输入电源被瞬间拉低的问题；
电路简单，可以节约成本，能解决输入电源被瞬间拉低的问题，减少开关模块工作异常的概率。
以上显示和描述了本实用新型的基本原理、主要特征和本实用新型的优点。本行业的技术人员应该了解，本实用新型不受上述实施例的限制，上述实施例和说明书中描述的只是说明本实用新型的原理，在不脱离本实用新型精神和范围的前提下本实用新型还会有各种变化和改进，这些变化和改进都落入要求保护的本实用新型范围内。本实用新型要求保护范围由所附的权利要求书及其等同物界定。