一种产生驱动信号死区的硬件电路的制作方法

本实用新型涉及一种硬件电路，特别涉及一种产生驱动信号死区的硬件电路。

背景技术：

IGBT等功率器件工作时需要上下桥臂交替开关，如果同时导通会造成上下桥臂短路，需要加入死区防止上下桥臂同时导通。目前大部分驱动信号死区时间都由单片机通过编写软件产生，当软件出现意外时容易导致驱动信号失控，造成IGBT上下桥臂短路烧毁，所以可靠性差；也有通过硬件电路结合软件程序控制上下桥臂产生死区，但是这种方法成本较高且可靠性同样较低。以下列举两个对比文件。

公开号 CN104734678A的发明申请涉及的是基于FPGA的PWM死区时间生成方法，这种基于FPGA的PWM死区时间生成方法：一、在DSP中将低频正弦波与高频三角波进行比较，将正弦波调制成两路高频互补的PWM波，输出到FPGA中；二、利用LabVIEW平台，在单周期循环中捕捉PWM信号的上升沿，当判断出上升沿时设置延时参数，此时输出低电平；每次循环将参数减一，直到参数为零时，输出高电平；FPGA晶振为40MHz，单周期循环时间为25ns，从而实现了延时输出，通过调节参数可实现死区时间的控制；三、将程序编译为位文件下载到FPGA中，实现了基于FPGA的PWM死区时间生成。该发明在FPGA中执行死区程序，程序运行精确可靠，死区时间可以精确到纳秒级别远高于传统的微处理器。

授权公告号 CN104901577B的发明公开了一种三相逆变器死区时间在线调整及补偿方法，通过在线调整死区时间，同时将死区电压调制成基波与三倍频方波的合成电压，消除了死区造成的谐波电压对电流的影响。该发明方法克服了电流过零时，死区时间接近0的缺点，同时无需检测电流方向，计算简单，容易实现，具有工程实用价值。

以上两种对比文件中都涉及信号死区的生成，但是都依赖程序控制来实现，一旦程序出错将无法生成死区，对电子元件造成损坏，同时这种方法提高了制作成本，可靠性较差。

技术实现要素：

针对传统信号死区生成需要完全依赖程序的问题，本实用新型提供了一种产生驱动信号死区的硬件电路，在程序出错时，只通过硬件电路也能实现信号死区的生成，形成第二道保险，提高了可靠性。

以下是本实用新型的技术方案。

一种产生驱动信号死区的硬件电路，包括或非门芯片、与门芯片、电容以及电阻，所述或非门芯片包括第一或非门以及第二或非门，所述与门芯片包括第一与门以及第二与门，所述第一或非门的第一输入端连接初始上桥臂驱动信号以及第一与门的第一输入端，第一或非门的第二输入端连接第一电容的第一端以及第一电阻的第一端，第一电容的第二端接地，第一电阻的第二端连接初始上桥臂驱动信号，第一或非门的输出端连接第二与门的第二输入端，第二或非门的第一输入端连接初始下桥臂驱动信号以及第二与门的第一输入端，第二或非门的第二输入端连接第二电容的第一端以及第二电阻的第一端，第二电容的第二端接地，第二电阻的第二端连接初始下桥臂驱动信号，第二或非门的输出端连接第一与门的第二输入端，第一与门的输出端作为上桥臂驱动信号输出端，第二与门的输出端作为下桥臂驱动信号输出端。本技术方案通过两个RC滤波电路、一个或非门芯片以及一个与门芯片实现对信号的处理，当PWMH和PWML的信号变化时，RC滤波电路所连接的芯片端口电平变化有延时，随后信号从经过芯片到输出也存在一个较小延时，这两个延时效果叠加起来产生了驱动信号死区，其中RC滤波电路的延时可以通过调整电阻和电容的值来控制，所以本技术方案的信号死区的时间是可以调整的。

作为优选，所述或非门芯片为74HC02，所述与门芯片为74HCT08。这两种芯片技术较为成熟，成本较低，可靠性高，适于使用。

本实用新型的有益效果为：能在软件程序出错时仅通过硬件电路产生死区，具有成本低，可靠性高的特点，可防止软件意外造成IGBT上下桥臂直通的情况。

附图说明

图1为本实用新型的电路原理图;

图2为具体实施例的原始信号波形图；

图3为具体实施例的输出信号波形图；

图中包括U1A-第一或非门、U1B第二或非门、U2A第一与门、U2B第二与门、R1-第一电阻、R2-第二电阻、C1第一电容、C2-第二电容。

具体实施方式

以下结合说明书附图对本技术方案作进一步阐述。

图1所示为一种产生驱动信号死区的硬件电路，包括或非门芯片、与门芯片、电容以及电阻，所述或非门芯片包括第一或非门U1A以及第二或非门U1B，所述与门芯片包括第一与门U2A以及第二与门U2B，所述第一或非门U1A的第一输入端连接初始上桥臂驱动信号以及第一与门U2A的第一输入端，第一或非门U1A的第二输入端连接第一电容C1的第一端以及第一电阻R1的第一端，第一电容C1的第二端接地，第一电阻R1的第二端连接初始上桥臂驱动信号，第一或非门U1A的输出端连接第二与门U2B的第二输入端，第二或非门U1B的第一输入端连接初始下桥臂驱动信号以及第二与门U2B的第一输入端，第二或非门U1B的第二输入端连接第二电容C2的第一端以及第二电阻R2的第一端，第二电容C2的第二端接地，第二电阻R2的第二端连接初始下桥臂驱动信号，第二或非门U1B的输出端连接第一与门U2A的第二输入端，第一与门U2A的输出端作为上桥臂驱动信号输出端，第二与门U2B的输出端作为下桥臂驱动信号输出端。实施例通过两个RC滤波电路、一个或非门芯片以及一个与门芯片实现对信号的处理，当PWMH和PWML的信号变化时，RC滤波电路所连接的芯片端口电平变化有延时，随后信号从经过芯片到输出也存在一个较小延时，这两个延时效果叠加起来产生了驱动信号死区，其中RC滤波电路的延时可以通过调整电阻和电容的值来控制，本实施例中R1、R2的阻值均为1.47KΩ，C1、C2的值均为1nF。

本实施例中，所述或非门芯片为74HC02，所述与门芯片为74HCT08。这两种芯片技术较为成熟，成本较低，可靠性高，适于使用。

图2为具体实施例的原始信号波形图，两个信号的死区为1.2um。

图3为具体实施例的输出信号波形图，两个信号的死区为2um，可以看出本实施例产生了一定的驱动信号死区，实现了所需功能。

应当说明的是，该具体实施例仅用于对技术方案的进一步阐述，不用于限定该技术方案的范围，任何基于此技术方案的修改、等同替换和改进等都应视为在本实用新型的保护范围内。