一种三相工频低压源的制作方法

本实用新型属于三相电源领域，尤其涉及一种三相工频低压源。

背景技术：

在大学工科中，电类专业很多，都需要学习电路的知识并有相关实验，如电路课程的三相电路的电压与电流实验、如电气安全课程的电网安全性分析模拟实验。这都需要实验室提供三相动力电源，这样就限定了实验的地点，也限定了同一实验室开设实验的组数；另一方面需要将三相动力电源经过变压器降压到安全电压以下，以保证学生的人身安全，实验装置相对大而重。

但是，目前的三相电源限定了实验地点，并且不能保证人身安全。

技术实现要素：

本实用新型克服了上述现有技术的不足，提供一种三相工频低压源，单相220V交流电源经AC-DC电源变换电路变换后，输出DC5V数字电路工作电源和DC±15V模拟电路工作电源；数字电路输出50Hz有相差的三路逻辑方波；逻辑方波经过波形变换电路变为模拟方波，模拟方波后再经过第一滤波放大电路、第二滤波放大电路、第三滤波放大电路、第一隔离电路、第二隔离电路和第三隔离电路滤波、功率放大和隔离后形成三相频率相同、幅度一致、相差各为120°的三相工频低压信号。

本实用新型的技术方案：

一种三相工频低压源，包括单相220V交流电源、AC-DC电源变换电路、数字电路和模拟电路；所述数字电路包括单片机CPLD；

所述模拟电路包括波形变换电路、第一滤波放大电路、第二滤波放大电路、第三滤波放大电路、第一隔离电路、第二隔离电路和第三隔离电路；

所述单相220V交流电源的输出端连接AC-DC电源变换电路的输入端，所述AC-DC电源变换电路的输出端分别连接数字电路的输入端和模拟电路的输入端，所述数字电路的输出端与波形变换电路的输入端连接，所述波形变换电路的输出端分别与第一滤波放大电路的输入端、第二滤波放大电路的输入端、第三滤波放大电路的输入端连接，第一滤波放大电路的输出端与第一隔离电路的输入端连接，第二滤波放大电路的输出端与第二隔离电路的输入端连接，第三滤波放大电路的输出端与第三隔离电路的输入端连接。

进一步地，所述波形变换电路包括二选一模拟开关U2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R21、电容C1、电容C2、电容C3、运算放大器U1A、运算放大器U1B和二极管Z1；所述数字电路的输出端分别与串联电阻R10、电阻R11、电阻R12连接，所述串联电阻R10、电阻R11、电阻R12分别与二选一模拟开关U2的引脚11、引脚10、引脚9，所述AC-DC电源变换电路的输出端分别与电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9连接，所述电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9分别与一模拟开关U2的引脚12、引脚2、引脚5、引脚13、引脚1、引脚3连接，所述电阻R1分别连接二极管Z1、电容 C1和运算放大器U1A的正极输入端，运算放大器U1A的负极输入端分别连接电阻R2、电容C3和运算放大器U1A的输出端，电阻R2分别与运算放大器U1B的正极输入端、电阻 R3连接，电阻R3分别与运算放大器U1B的输出端、电容C5连接。

进一步地，所述第一滤波放大电路包括电阻RA1、电阻RA2、电阻RA3、电阻RA4、电阻RA5、电阻RA6、电阻RA7、电阻RA8、电阻RA9、电阻RA10、电容CA1、电容CA2、电容CA3、电容CA4、电容CA5、电容CA6、电容CA7、运算放大器UA1A、运算放大器UA1B、运算放大器UA2和保险管FA1；二选一模拟开关U2的输出端引脚14与电阻RA1连接，所述电阻RA1分别与电阻RA2、电容CA1连接，所述电阻RA2分别与电容CA2、电阻RA3连接，所述电阻RA3分别连接电容CA3、运算放大器UA1A的正极输入端，所述电容CA2分别与运算放大器UA1A的负极输入端、运算放大器UA1A的输出端、电阻RA4连接，所述电阻RA4分别与电容CA4、电阻RA5连接，所述电阻RA5分别与电容CA5、电阻RA6连接，电阻RA6分别与电容CA6、运算放大器UA1B连接，所述电容CA5分别与运算放大器UA1B 的负极输入端、运算放大器UA1B的输出端、电容CA7连接，所述电容CA7分别与电阻RA7、运算放大器UA2的正极输入端连接，运算放大器UA2的负极输入端分别与电阻RA10、电阻RA9连接，电阻RA9与电阻RA8连接，电阻RA8分别连接运算放大器UA2的输出端、保险管FA1。

本实用新型相对于现有技术具有以下有益效果：

本实用新型提供一种三相工频低压源，单相220V交流电源经AC-DC电源变换电路变换后，输出DC5V数字电路工作电源和DC±15V模拟电路工作电源；数字电路输内25MHz 有源晶振给CPLD提供系统时钟，CPLD经过DDS频率合成及相位偏置后输出3路50Hz逻辑方波，相位差能够预置，数字电路输出50Hz有相差的三路逻辑方波；逻辑方波经过波形变换电路变为模拟方波，模拟方波后再经过第一滤波放大电路、第二滤波放大电路、第三滤波放大电路、第一隔离电路、第二隔离电路和第三隔离电路滤波、功率放大和隔离后形成三相频率相同、幅度一致、相差各为120°的三相工频低压信号。

本实用新型只需要单项220V交流电源，即可实现三相工频低压信号，电路小巧轻便，硬件成本低，调试简单。

附图说明

图1是本实用新型结构框图；

图2是本实用新型波形变换电路图；

图3是本实用新型第一滤波放大电路图；

图4是本实用新型AC-DC电源变换电路图；

图5是本实用新型数字电路原理图；

图6是本实用新型效果图。

具体实施方式

以下将结合附图对本实用新型进行详细说明。

一种三相工频低压源，如图1所示，包括单相220V交流电源、AC-DC电源变换电路、数字电路和模拟电路；所述数字电路包括单片机CPLD；

所述模拟电路包括波形变换电路、第一滤波放大电路、第二滤波放大电路、第三滤波放大电路、第一隔离电路、第二隔离电路和第三隔离电路；

所述单相220V交流电源的输出端连接AC-DC电源变换电路的输入端，所述AC-DC电源变换电路的输出端分别连接数字电路的输入端和模拟电路的输入端，所述数字电路的输出端与波形变换电路的输入端连接，所述波形变换电路的输出端分别与第一滤波放大电路的输入端、第二滤波放大电路的输入端、第三滤波放大电路的输入端连接，第一滤波放大电路的输出端与第一隔离电路的输入端连接，第二滤波放大电路的输出端与第二隔离电路的输入端连接，第三滤波放大电路的输出端与第三隔离电路的输入端连接。

工作原理：单相220V交流电源经AC-DC电源变换电路变换后，输出DC5V数字电路工作电源和DC±15V模拟电路工作电源；AC-DC电源变换电路采用经典的线性变压器加整流稳压实现，也可用集成的AC-DC模块实现，数字电路输内25MHz有源晶振给CPLD提供系统时钟，CPLD经过DDS频率合成及相位偏置后输出3路50Hz逻辑方波，相位差能够预置，数字电路输出50Hz有相差的三路逻辑方波；逻辑方波经过波形变换电路变为模拟方波，模拟方波后再经过第一滤波放大电路、第二滤波放大电路、第三滤波放大电路、第一隔离电路、第二隔离电路和第三隔离电路滤波、功率放大和隔离后形成三相频率相同、幅度一致、相差各为120°的三相工频低压信号。

所述的数字电路由单片CPLD完成全部数字逻辑功能，其输入为25MHz晶振时钟，采用32bit相位累加器模式实现A路方波50Hz频率合成，频率稳定度优于0.01Hz；B路方波和C路方波均为A路方波经16bit相位偏置字预设，相位分辨率优于0.01°，B路和C 路对A路的初始相位差预置为120°和240°，相位偏置字可变更。

具体地，如图5所示，数字电路由型号为EMP240T100的单片CPLD实现全部数字逻辑功能，inst为32bit加法器，inst1为32bit锁存器，两者构成了32bit相位累加器以实现数字频率合成；CLK25M为25MHz晶振时钟输入，设置频率控制字为常数8590，则32bit 锁存器最高位输出PHA[31]的频率为50Hz方波，定义为输出引脚A50HZ；将32bit锁存器的高16bit输出PHA[31..16]作为16bit的加法器inst2的一个输入，加法器inst2的另一个输入为常数21845,则加法器inst2的最高位输出PHB[31]的频率也为50Hz方波，定义为输出引脚B50HZ，它与A50HZ的相位差为120°；将32bit锁存器的高16bit输出 PHA[31..16]作为16bit的加法器inst3的一个输入，加法器inst3的另一个输入为常数 43691，则加法器inst3的最高位输出PHC[31]的频率也为50Hz方波，定义为输出引脚 C50HZ，它与A50HZ的相位差为240°。本图中使用1片CPLD，1个有源晶振，若干旁路电容。

所述波形变换电路包括3个二选一模拟开关，将逻辑方波转换为±5V的模拟方波，以消除直流分量。

所述的滤波放大电路共3路，3路为第一滤波放大电路、第二滤波放大电路、第三滤波放大电路，每路均采用2级三阶有源低通滤波器级联实现，以保留50Hz正弦基波分量，并将50Hz的高次谐波衰减60dB以上，降低50Hz正弦信号的失真度；所有滤波放大电路均将滤波器输出的50Hz正弦信号的幅度放大到10V，并保证有输出100mA的负载能力。

由于滤波器采用的阻容件具有离散性，特别是电容的离散型较大，当电路功能实现后，需要实测B相和C相对A项的相位差，以及A、B、C三相的电压幅度，然后修正B路相位偏置字和C路偏置字，使B路和C路对A路的初始相位差预置为120°和240°；通过更换功率放大电路的微调电阻，使各路最终输出信号幅度为10V。

具体地，如图2所示，所述波形变换电路包括二选一模拟开关U2、电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、电阻R11、电阻R21、电容C1、电容C2、电容C3、运算放大器U1A、运算放大器U1B和二极管Z1；所述数字电路的输出端分别与串联电阻R10、电阻R11、电阻R12连接，所述串联电阻R10、电阻R11、电阻R12分别与二选一模拟开关U2的引脚11、引脚10、引脚9，所述AC-DC 电源变换电路的输出端分别与电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9连接，所述电阻R4、电阻R5、电阻R6、电阻R7、电阻R8、电阻R9分别与一模拟开关U2 的引脚12、引脚2、引脚5、引脚13、引脚1、引脚3连接，所述电阻R1分别连接二极管Z1、电容C1和运算放大器U1A的正极输入端，运算放大器U1A的负极输入端分别连接电阻R2、电容C3和运算放大器U1A的输出端，电阻R2分别与运算放大器U1B的正极输入端、电阻R3连接，电阻R3分别与运算放大器U1B的输出端、电容C5连接。

二选一模拟开关U2型号为74HC4053，具有3个独立的二选一模拟开关，工作电源为 -5V和+5V；CPLD输出的逻辑信号A50HZ、B50HZ、C50HZ分别经100Ω电阻后连接U2的三个逻辑控制端，3个二选一模拟开关的两个输入均串接20kΩ电阻分别接-5V和+5V，3个二选一模拟开关的输出SQUA、SQUB、SQUC均为幅度为5V的模拟方波且无直流分量。U2 的9个输入均串接电阻的目的是为了减少方波过冲；本电路中的+5V由稳压管LM336-5V 的输出经U1A跟随实现，+5V经U1B反相后得-5V。运算放大器U1A、运算放大器U1B型号均为TL082，二选一模拟开关U2型号为74HC4053，二极管Z1型号为LM336-5V，若干电阻和旁路电容。

具体地，如图3所示，所述第一滤波放大电路包括电阻RA1、电阻RA2、电阻RA3、电阻RA4、电阻RA5、电阻RA6、电阻RA7、电阻RA8、电阻RA9、电阻RA10、电容CA1、电容CA2、电容CA3、电容CA4、电容CA5、电容CA6、电容CA7、运算放大器UA1A、运算放大器UA1B、运算放大器UA2和保险管FA1；二选一模拟开关U2的输出端引脚14与电阻 RA1连接，所述电阻RA1分别与电阻RA2、电容CA1连接，所述电阻RA2分别与电容CA2、电阻RA3连接，所述电阻RA3分别连接电容CA3、运算放大器UA1A的正极输入端，所述电容CA2分别与运算放大器UA1A的负极输入端、运算放大器UA1A的输出端、电阻RA4 连接，所述电阻RA4分别与电容CA4、电阻RA5连接，所述电阻RA5分别与电容CA5、电阻RA6连接，电阻RA6分别与电容CA6、运算放大器UA1B连接，所述电容CA5分别与运算放大器UA1B的负极输入端、运算放大器UA1B的输出端、电容CA7连接，所述电容CA7 分别与电阻RA7、运算放大器UA2的正极输入端连接，运算放大器UA2的负极输入端分别与电阻RA10、电阻RA9连接，电阻RA9与电阻RA8连接，电阻RA8分别连接运算放大器 UA2的输出端、保险管FA1。

SQUA经UA1A组成的三阶有源低通滤波后再经UA1B组成的三阶有源低通滤波后变成 50Hz正弦信号，滤波器的参数可由滤波器软件设计确定各电阻电容参数，两级滤波器的电阻电容除RA1和RA4不同外，由于SQUA输入中已有20kΩ电阻，故RA1比RA4小20k Ω，其他电阻电容均相同。UA1B的输出经CA7隔直后再经UA2功率放大提升幅度约5倍再经自复位保险丝FA1后作为A相低压工频源OUTA。运算放大器UA1A、运算放大器UA1B 型号均为TL082，运算放大器UA2型号为AD811，1个自复位保险丝，若干电阻和电容。

具体地，所述第一滤波放大电路、第二滤波放大电路、第三滤波放大电路的电路结构均相同。

具体地，所述AC-DC电源变换电路结构如图4所示。

具体地，50Hz方波经三阶有源滤波转变成正弦波的理论设计与滤波效果如图6所示， 150Hz衰减约40dB。

第一滤波放大电路、第二滤波放大电路、第三滤波放大电路以产生OUTA、OUTB、OUTC。由于滤波器中电阻及电容具有离散性，因此OUTA、OUTB、OUTC的最终输出幅度也会不一致，彼此相位差也不会是120°。当电路功能实现后，应当测试OUTB和OUTC对OUTA的实际相位差，然后计算并修改inst2、inst3的输入常数，使得OUTA、OUTB、OUTC的彼此相位差是120°，误差不超过1°；应当测试OUTA、OUTB、OUTC的实际幅度，计算并调整各路功率放大部分的RA8、RB8、RC8，使OUTA、OUTB、OUTC的输出幅度均为10V，误差不超过1％。

本实用新型中的EMP240T100可以用其他型号的CPLD/FPGA替换，74HC4053可以用其他的3组二选一模拟开关芯片替换，TL082可以用其他双运放芯片替换，AD811可以用其他功率运放替换。

以上所述的仅为本实用新型的具体实施例，并不用于限定本实用新型的保护范围，凡在本实用新型精神和原则之内的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。