三点式变流器的电路布置的制作方法

本发明涉及一种根据权利要求1，根据权利要求2和根据权利要求3的具有上半桥和下半桥的三点式npc变流器。

背景技术：

图1示出了根据现有技术的三点式(dreipunkt，或三电平)npc变流器1。为了清楚起见，在图1和下面阐述的图2至图6中仅示出了用于一相的电路。所描述的原理可以类似地应用于多相变流器。

npc代表“中性点钳位型(neutralpointclaimped)”，这种变流器是两点变流器的扩展，与此相反，它不仅可以实现两个电压电平，而且可以实现三个电压电平，这可以通过在变流器的输出端附加地设定零点电压来实现。

图1所示的三点式npc变流器1包括上半桥2和下半桥3。

上半桥2包括一个电容器c1、一个二极管d1、两个晶体管t1、t2以及用于晶体管t1、t2的两个驱控电路s1、s2。在图1的附图平面中更上方布置的晶体管t1是上半桥2的外晶体管t1。在图1的附图平面中更下方布置的晶体管t2是上半桥2的内晶体管t1。通过驱控电路s1、s2可以控制晶体管t1、t2的相应开关状态(导通/截止)。

下半桥3包括一个电容器c2、一个二极管d2、两个晶体管t3、t4以及用于晶体管t3、t4的两个驱控电路s3、s4。在图1中的附图平面中更上方布置的晶体管t3是下半桥3的内晶体管t3。在图1中的附图平面中更下方布置的晶体管t4是下半桥3的外晶体管t4。通过驱控电路s3、s4可以控制晶体管t3、t4的相应开关状态(导通/截止)。

本身已知的功能原理在此不再赘述。重要的是，在三点式npc变流器1中正确地保持电流的换向顺序。尤其必须确保，只有当所属的内晶体管t2、t3同时接通时，才允许接通两个外晶体管t1、t4。如果违反该条件，则存在有内晶体管t2、t3电压过载的危险。

原则上，这种危险状态可能以两种方式引发：

a)半桥2、3的两个晶体管t1、t2、t3、t4，例如上半桥2的晶体管t1、t2接通(即导通)，并且内晶体管t2在外晶体管t1断开之前断开(即截止)。这例如可以如下地触发，即内晶体管t2在短路的情况中利用去饱和监控器断开。当内晶体管t2的栅极电压供应降至其最小值以下时，也会发生这种情况。原因还可能是三点式npc变流器1的突然脉冲阻塞。

b)半桥2、3的两个晶体管t1、t2、t3、t4，例如上半桥2的晶体管t1、t2都断开，并且外晶体管t1在内晶体管t2接通之前接通。这种情况通常在正确控制下不会发生，但在下面的实施方式的范畴中一同处理。

为了避免这种情况已知的是，由上级控制逻辑相应地生成由驱控电路s1、s2、s3、s4产生的、用于晶体管t1、t2、t3、t4的控制脉冲。这例如包括，与运行相关地，半桥2、3的两个晶体管t1、t2、t3、t4从不同时通断，而是外晶体管t1、t4始终仅在内晶体管t2、t3之后被导通，使得外电势p1、p4在内电势p2、p3之后被提供给三点式npc变流器1的输出端4。

但是，这不确保在所有运行情况中，例如只要外晶体管t1接通，内晶体管t2就从不断开。在点a)列出的运行情况下，晶体管t2独立地断开，而晶体管t1尚未被强制断开。根据现有技术，这可以通过以下方式避免，即晶体管t2将有关其当前开关状态的反馈提供给更高级别的控制逻辑，该更高级别的控制逻辑然后同样关断晶体管t1。但是，这种反馈需要电势分离(potentialtrennung，或电位分离)，这会增加成本。另外，不允许的状态仍会存在一定时间。

在wo2015/133985a1和jp2002165462a中，公开了用于晶体管的、需要不利的电势分离的驱控电路。

技术实现要素：

本发明的目的是提出一种三点式npc变流器，其以具有成本效益的方式被保护免于错误的换向并且避免了现有技术的上述缺点。

该目的通过根据权利要求1所述的具有上半桥和下半桥的三点式npc变流器来实现，每个半桥都具有内晶体管和外晶体管。

该三点式npc变流器的特征在于，上半桥的内晶体管被设计为与上半桥的外晶体管相互作用，使得再现内晶体管的开关状态的信号被直接耦合输入到用于开关外晶体管的驱控电路中并且直接影响外晶体管的开关状态。

“直接”耦合输入或影响在此意味着，再现内晶体管的开关状态的信号对外晶体管的开关状态的影响在没有任何电势分离的情况下实现。由此，根据本发明的三点式npc变流器与已知的、内晶体管将有关其当前开关状态的反馈提供给更高级别的控制逻辑的解决方案不同。然而，为此需要电隔离，这产生了成本。另外，前面解释的不允许状态在短时间内仍然存在。

该目的也通过根据权利要求2的具有上半桥和下半桥的三点式npc变流器来实现，每个半桥都具有内晶体管和外晶体管。

三点式npc变流器的特征在于，下半桥的内晶体管被设计为与下半桥的外晶体管相互作用，使得再现内晶体管的开关状态的信号被直接耦合输入到用于开关外晶体管的驱控电路中并且直接影响外晶体管的开关状态。在此，驱控电路具有桥接元件，该桥接元件被设计为，将通过再现内晶体管的开关状态的信号对外晶体管的开关状态的直接影响中断一定的时间段。

“直接”耦合输入或影响在此类似地意指，再现内晶体管的开关状态的信号对外晶体管的开关状态的作用在没有任何电势分离的情况下实现。

另外，目的9通过根据权利要求3的三点式npc变流器来实现。

三点式npc变流器的特征在于，上半桥和下半桥均如上所述设计。

根据本发明的三点式npc变流器分别以成本低确保了不出现上述禁止的开关状态(a和b)。

附图说明

结合实施例的以下描述，结合附图更详细地解释，本发明的上述特性，特征和优点以及实现它们的方式将变得更清楚和更易理解。图中示出：

图1示出了根据现有技术的三点式npc变流器的电路图；

图2示出了根据本发明的三点式npc变流器的上半桥的电路图；

图3示出了根据第一实施例的根据本发明的三点式npc变流器的下半桥的第一方面的电路图；

图4示出了根据第一实施例的根据本发明的三点式npc变流器的下半桥的第二方面的电路图；

图5示出了用于控制根据本发明的三点式npc变流器的桥接元件的信号曲线；

图6示出了根据第二实施例的根据本发明的三点式npc变流器的下半桥的电路图；以及

图7示出了用于桥接元件的逻辑电路。

具体实施方式

为了清楚起见，在图2和随后的图3至图6中仅示出了用于一个相的电路。所描述的原理可以类似地应用于多相变流器。

在图2中，示出了根据本发明的三点式npc变流器1的上半桥2。上半桥2包括一个二极管d3，两个晶体管t1、t2和用于晶体管t1、t2的两个驱控电路s1、s2。在图2的附图平面中更上方布置的晶体管t1是上半桥2的外晶体管t1。在图2的附图平面中更下方布置的晶体管t2是上半桥2的内晶体管t1。通过驱控电路s1、s2可以控制晶体管t1、t2的相应的开关状态(导通/截止)。

根据本发明，再现内晶体管t2的开关状态的信号被耦合输入到外晶体管t1的驱控电路s1中。这可以通过以下方法实现：

图2中使用的所有电势都以位于图的下方的电势pot2为参照。施加到内晶体管t2的内部端子的电势p15t2与电势p0t2之差例如是15v的电压u1。施加到点b的电势p15t1与电势pot1之差例如是15v的电压u2。

二极管d3将电势p15t2连接到逻辑“与”链接6，驱控电路s1也耦连到逻辑“与”链接6。如果二极管d3导通，则逻辑“与”链接6将信号7发送至外晶体管t1，从而外晶体管t1变为“导通”状态。

当内晶体管t2处于“截止”状态时，即，当其“断开”时，在点b处施加一个电势，该电势高于在二极管d3的一端处施加的电势p15t2。由此使二极管d3截止。二极管d3的另一端的点a与点b的电势之间的电压ua为零。逻辑“与”链接6独立于驱控电路s1不向外晶体管t1提供信号7，使得其变为“截止”状态。

当内晶体管t2变为“导通”状态时，即当其“接通”时，点b处的电势在大小上降低到电势p15t2以下。由此，二极管d3进入导通状态并且电压ua变为正。逻辑“与”链接6因此进入允许来自驱控电路s1的信号作为信号7传递到外晶体管t1的状态。

一方面，根据本发明的三点式npc变流器可以防止外晶体管t1在内晶体管t2变为“截止”状态之前被截止；此外，可以防止外晶体管t1接通，即在内晶体管t2已经改变为“导通”状态之前改变到“导通”状态。

通常，二极管d3必须被设计为截止内晶体管t2的至少一个截止电压。

图3示出了根据本发明的三点式npc变流器1的下半桥3。图3和图4中使用的所有电势都以图中下方的电势pot4为参考。电势p15t4与电势p0t4之差例如是15v的电压u3。电势p15t3与在点d处存在的电势p0t3之差例如是15v的电压u2。

下半桥3包括一个二极管d4，两个晶体管t3、t4和用于晶体管t3、t4的两个驱控电路s3、s4。在图3的附图平面中更下方布置的晶体管t4是下半桥3的外晶体管t4。在图3的附图平面中更上方布置的晶体管t3是下半桥3的内晶体管t3。通过驱控电路s3、s4可以控制晶体管t3、t4的相应开关状态(导通/截止)。

根据本发明，再现内晶体管t3的开关状态的信号被耦合输入到外晶体管t4的驱控电路s4中。另外，根据本发明，提供了一种桥接元件，其被设计为，通过再现内晶体管t3的开关状态的信号使对外晶体管t4的开关状态的影响中断一定的时间。为了更好地理解，首先将参考图3来说明再现内晶体管t3的开关状态的信号如何耦合输入到外晶体管t4的驱控电路s4中。这可以通过以下方式实现：

如果外晶体管t4和内晶体管t3都接通，即它们处于导通状态，那么内晶体管t3两端的电压ut3和外晶体管t4两端的电压ut4为零。由此，在二极管d4上沿导通方向施加电势p15t4，使二极管导通。由此，电势在和逻辑“与”链接8连接的点c处下降。在这种情况下，来自也和逻辑“与”链接8连接的驱控电路s4的控制命令被传递到外晶体管t4。

在该运行状态下，如果断开内晶体管t3，即其转入到“截止”状态中，例如，由于其栅极电源中断，则二极管d4截止。由此，c点处的电势再次上升到较高的值(例如15v)。这对应于逻辑“与”链接8的逻辑零，以使其不将控制命令从驱控电路s4传递到外晶体管t4。

通常，二极管d4必须被设计为截止内晶体管t3或外晶体管t4的截止电压的至少两倍。

在图3所示的电路中，当晶体管t3接通而晶体管t4断开时，二极管d4也被截止。然后将不再可能再次接通晶体管t4。为此目的，根据本发明提供了桥接元件9，其功能参照图4进行说明。

在当前情况下，桥接元件9是桥接开关9。如其在图7中所示的那样，mosfet或双极晶体管或相应的逻辑电路可以用作桥接元件9。在驱控电路s4的控制信号的上升开关沿的情况下，通过闭合桥接开关9来桥接逻辑“与”链接8。

在图5中示出了用于桥接开关9的所属的信号曲线ua。图5示出了在时间t上用于桥接开关9的第一、第二和第三信号曲线ua1的归一化的曲线以及用于外晶体管t4的控制信号的归一化的信号曲线s4。

与根据图4的本发明的实施方式有关的信号曲线是第一信号曲线ua1。

在控制信号s4的第一(在时间上从左开始观察)上升开关沿之后，桥接开关9必须接通一个时间段由此实现了：与在点c处存在的电势无关，用于外晶体管t4的控制信号s4的开关命令使晶体管t4接通。在此，时间段的长度被选择为，使得晶体管t4可以在时间段内可靠地降低其截止电压，从而施加在晶体管t4两端的电压ut4可以降至低于一个定值，例如低于5v。

在时间段期间，晶体管t3没有受到防止过电压的保护。如果在控制信号s4的第一上升开关沿之后晶体管t3被立即断开，那么晶体管t3将被加载有高至不被允许大小的电压。因此，持续时间也应该被选择得较短，使得在持续时间期间晶体管t3不能被过电压破坏。持续时间的典型值在1微秒的范围内。

在经过时间段之后，晶体管t4已经导通并且电势c已经降至某个阈值以下，例如低于5v。因此，驱控电路s4的开关命令通过逻辑“与”链接8被传递给晶体管t4。另外，在经过时间段之后，桥接开关9在晶体管t4的剩余导通时间段内断开。因此，根据本发明的监视电路是有源的，并且在错误的关断情况下有效地保护了晶体管t3免于破坏性的过电压。

图5中的信号和表示如何能够特别容易地从驱控电路s4的开关指令信号中产生桥接开关9的信号曲线的实例。信号表示驱控电路s4的信号的反相的并且偏移了时间段的曲线。信号表示驱控电路s4的信号的反相的曲线，其中，仅信号的一个下降开关沿在时间上偏移了时间段

图6示出了根据本发明的三点式npc变流器1的下半桥3的第二实施例。图6中使用的所有电势以附图下方的电势pot4为参照。电势p15t4与电势p0t4之差例如是15v的电压u3。电势p15t3与在点d处存在的电势p0t3之差例如是15v的电压u2。

与参照图3和图4描述的下半桥3的第一实施例相比，图6所示的下半桥3包括一个二极管d4，两个晶体管t3、t4和用于晶体管t3、t4的两个驱控电路s3、s4。

在图6的附图平面中更下方布置的晶体管t4是下半桥3的外晶体管t4。在图6的附图平面中更上方处布置的晶体管t3是下部半桥3的内晶体管t3。通过驱控电路s3、s4可以控制晶体管t3、t4的相应开关状态(导通/截止)。

与第一实施例不同，下半桥3包括一个电容器和一个电阻器它们被设置为对桥接开关9产生影响。在下半桥3内在图6中所示的布置中的两个组件和在这里也被称为差值器。

可以通过提供电容器和电阻器来缩短桥接逻辑“与”链接8的时间段使得其仅覆盖控制晶体管t4的持续时间，而不覆盖晶体管t4的开关沿的完整持续时间。在这种情况下，时间段的典型值为100ns。

与根据图4的电路相反，当点e处的电势下降到例如15v以下的值时，例如低于10v的值时，桥接开关9也闭合。当正电流流动时，e点的电势一直下降。当内晶体管t3两端的电压ut3与外晶体管t4两端的电压ut4之和减小时，就是这种情况。在以下允许的运行情况下也是这种情况：

-内晶体管t3已经导通，即处于开关状态“导通”，并且接通晶体管t4，即其“截止”：这是允许晶体管t4接通的正常的工作情况。

-晶体管t3和t4都同时接通，其中，晶体管t3比晶体管t4更早一些接通。这种情况同样是被允许的，并且晶体管t4因此允许接通。

相反，如果在驱控电路s4的信号的上升开关沿和时间段之后没有电流流过，则仅晶体管t4导通并且晶体管t3保持截止。这是临界的运行情况。在这种情况下，在时间段之后桥接开关9断开。由于晶体管t3没有接通，而在点c处的电势没有降到低于例如5v的所需阈值，因此晶体管t4的接通过程被中断。晶体管t3在时间段期间被加载有提高的电压，并且除了其静态截止电压外，还被加载了刚好是晶体管t4在时间段期间已经减小的电压。但是，该过电压很小并且不会损坏晶体管t3。

当晶体管t3接通时，例如由于运行时间容差的原因，与驱控电路s4的控制信号相比，驱控电路s3的控制信号仅稍有延迟，因此当晶体管t3接通时，点e的电势下降，并且桥接开关9在此接通，从而晶体管t4也根据驱控电路s4的信号接通。相反，如果晶体管t3保持断开，则不管来自驱控电路s4的信号如何，晶体管t4都不会接通。

代替电势p15t4，在图6中电阻器的下部端子也可以连接到与驱动晶体管t4有关的其他电势。这只会引起偏移。

尽管已经通过优选的实施例对本发明进行了更详细的说明和描述，但是本发明并不局限于所公开的示例，并且本领域技术人员可以从中得出其他变形而不会脱离本发明的保护范围。