宽禁带MOSFET管驱动电路的制作方法

本发明涉及mos管驱动领域，尤其涉及宽禁带mosfet管驱动电路。

背景技术：

碳化硅、氮化镓材料因其具有禁带宽度大、临界击穿场强高、热导率大、饱和电子漂移速度高和介电常数低等优点，得到广泛应用。近年来，美国cree公司、日本rohm公司等公司均推出了商业化的宽禁带mosfet管(sic、gan等)，具有低导通电阻，高导热率，高击穿电压和高饱和速度等优异性能，能够提高功率变换器转换效率并降低其功率密度，可以节省空间、减轻重量并降低散热要求。宽禁带mosfet管存在正向阈值电压与负向安全电压较小的特点，在高频开关过程中，容易受到米勒效应影响，引起栅极电压振荡而导致其误开通或栅源极击穿，严重时损坏开关管。

另外，应用于高频大功率场合，宽禁带mosfet管在开关过程中产生电压尖峰过冲和振铃等现象，严重危害系统运行。与常规硅器件不同，宽禁带mosfet管的栅极开通电压必须达到18～20v才能完全开通，发挥其低开通损耗的优势。

目前，针对宽禁带mosfet的驱动器及开关特性的研究已成为热点。如何提高宽禁带mosfet开关性能，设计具有抗干扰能力强、开关尖峰小及可靠性高等特点的驱动器非常关键。

技术实现要素：

本发明提供的宽禁带mosfet管驱动电路，能够提高宽禁带mosfet开关性能，有效避免栅极电压振荡、电压尖峰过冲和振铃等现象，并且抗干扰能力强。

本发明提供的宽禁带mosfet管驱动电路，包括：

信号生成模块，用于利用多组重构脉冲信号，对输入pwm信号边缘进行重构，生成边缘具有台阶波形的pwm信号；

信号处理模块，用于将生成的pwm信号处理为宽禁带mosfet管的驱动信号；

所述信号生成模块与信号处理模块的输入端相连。

进一步地，所述信号生成模块，包括：

数字信号处理器，用于跟踪输入pwm信号，生成多组用于重构输入pwm信号的重构脉冲信号；

增益放大器，用于将各组重构脉冲信号进行电压放大；

信号叠加处理器，用于将放大后的各组重构脉冲信号进行叠加，构成边缘具有台阶波形的pwm信号；

所述数字信号处理器、增益放大器和信号叠加处理器依次相连。

更进一步地，所述重构脉冲信号包括：上升重构脉冲和下降重构脉冲；

所述数字信号处理器，具体用于：

采用硬件输入同步锁定机制和微边沿定位技术，对输入脉冲pwm信号的上升沿和下降沿进行跟踪；

按时序依次对应构造上升重构脉冲和下降重构脉冲。

再进一步地，所述信号生成模块，还包括：

缓冲器单元，用于生成跟踪输入pwm信号的上升沿和下降沿的跟踪信号，并传递至数字信号处理器；

所述缓冲器单元与数字信号处理器相连。

在上述技术方案中，所述信号处理模块，包括：

pwm电平转换电路，用于将具有台阶波形的pwm信号转换成正负电平pwm信号；

高频信号放大电路，用于将正负电平pwm信号进行放大至达到驱动宽禁带mosfet管的幅值；

高速信号隔离电路，用于将放大后的正负电平pwm信号进行电气隔离传输和输出电流增强，得到隔离pwm信号；

输出推挽电路，用于进一步提高隔离pwm信号的输出电流能力；

所述pwm电平转换电路、高频信号放大电路、高速信号隔离电路和输出推挽电路依次相连。

进一步地，所述信号处理模块，还包括：

线性电源转换电路，用于为pwm电平转换电路供电；

所述线性电源转换电路与pwm电平转换电路相连；

所述pwm电平转换电路，包括：第一电阻、第二电阻、第三电阻和第四电阻；

所述第一电阻的一端与信号生成模块的输出端相连，另一端与第三电阻的一端相连；

所述第三电阻的另一端与高频信号放大电路的输入端相连；

所述第二电阻的一端与第一电阻的另一端相连，另一端与线性电源转换电路输出端相连；

所述第四电阻的一端与第三电阻的另一端相连，另一端与线性电源转换电路输出端相连。

更进一步地，所述高频信号放大电路，包括：高速运算放大器、第五电阻、第六电阻、第七电阻、第八电阻、第一电容、第三电容和第四电容；

所述第五电阻的一端接地，另一端与高速运算放大器的引脚2相连；

所述第七电阻的一端与pwm电平转换电路的输出端相连，另一端与高速运算放大器的引脚3相连；

所述高速运算放大器的引脚2依次连接第六电阻和第一电容后，与高频信号放大电路的输出端相连；

所述高速运算放大器的引脚3连接第八电阻后接地；

所述高速运算放大器的引脚4分别连接-8v电源和通过第四电容接地；

所述高速运算放大器的引脚6与高频信号放大电路的输出端相连；

所述高速运算放大器的引脚7分别连接+23v电源和通过第三电容接地。

再进一步地，所述高速信号隔离电路，包括：光电耦合器和第九电阻；

所述第九电阻的一端与高频信号放大电路的输出端相连，另一端与光电耦合器的引脚2相连；

所述光电耦合器的引脚1与+23v电源相连，引脚4与-8v电源相连，引脚6与输出推挽电路相连。

还进一步地，所述输出推挽电路，包括：第一三极管、第二三极管、第一瞬态二极管、第二瞬态二极管、第五电容、第六电容、第十电阻、第十一电阻、第十二电阻和第十三电阻；

所述第十电阻的一端与光电耦合器的引脚6相连，另一端分别与第一三极管的基极和第二三极管的基极相连；

所述第一三极管的集电极分别连接+23v电源和通过第五电容接地，发射极通过第十一电阻与宽禁带mosfet栅极相连；

所述第二三极管的发射极通过第十二电阻与宽禁带mosfet栅极相连，集电极分别连接-8v电源和通过第六电容接地；

所述第十三电阻的一端与第十一电阻远离第一三极管的一端相连，另一端连接-8v电源；

所述第一瞬态二极管和第二瞬态二极管的阳极分别相连；

所述第一瞬态二极管的阴极连接宽禁带mosfet栅极；

所述第二瞬态二极管的阴极连接宽禁带mosfet源极。

又进一步地，所述线性电源转换电路，包括：第二电容、第三三极管、第十四电阻和第三瞬态二极管；

所述线性电源转换电路的输入端分别连接-8v电源、第三三极管的集电极和第十四电阻的一端；

所述第三三极管发射极与-5v输出电源相连，基极分别与第十四电阻的另一端和第三瞬态二极管的阳极相连；

所述第三瞬态二极管阴极接地；

所述第二电容的一端连接-5v输出电源，另一端接地。

本发明中能够使用信号生成模块生成脉冲的开关边缘具有台阶波形的pwm信号，然后信号处理模块再将具有台阶波形的pwm信号转化为驱动信号；从而可有效降低开关尖峰电压、减小开关噪声和电磁辐射。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例的电路结构示意图；

图2为本发明实施例中输入pwm信号与下降重构脉冲的波形示意图；

图3为本发明实施例中输入pwm信号与放大后的下降重构脉冲的波形示意图；

图4为本发明实施例中输入pwm信号与上升重构脉冲的波形示意图；

图5为本发明实施例中输入pwm信号与放大后的上升重构脉冲的波形示意图；

图6为本发明实施例中输入pwm信号与pwm信号的波形示意图；

图7为本发明实施例中信号处理模块的结构示意图；

图8为本发明实施例中线性电源转换电路的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本实施例提供的宽禁带mosfet管驱动电路，包括：

信号生成模块1，用于利用多组重构脉冲信号，对输入pwm信号边缘进行重构，生成边缘具有台阶波形的pwm信号；

信号处理模块2，用于将生成的pwm信号处理为宽禁带mosfet管的驱动信号；

所述信号生成模块1与信号处理模块2的输入端相连。

在本实施例中，使用信号生成模块1生成脉冲的开关边缘具有台阶波形的pwm信号，然后信号处理模块2再将边缘具有台阶波形的pwm信号转化为驱动信号；从而可有效降低开关尖峰电压、减小开关噪声和电磁辐射。

所述信号生成模块1，包括：

数字信号处理器11，用于跟踪输入pwm信号，生成多组用于重构输入pwm信号的重构脉冲信号；

增益放大器12，用于将各组重构脉冲信号进行电压放大；

信号叠加处理器13，用于将放大后的各组重构脉冲信号进行叠加，构成边缘具有台阶波形的pwm信号；

所述数字信号处理器11、增益放大器12和信号叠加处理器13依次相连。

如图1所示，在本实施例中，数字信号处理器11的型号为tms320f28335。

所述重构脉冲信号包括：上升重构脉冲和下降重构脉冲；

如图1、2和4所示，在本实施例中，重构脉冲信号有六路，分别为：hrpwm1至hrpwm6；其中，hrpwm1至hrpwm3为上升重构脉冲，用于重构输入pwm信号(pwmin)的上升沿；hrpwm4至hrpwm6为下降重构脉冲，用于重构输入pwm信号的下降沿。在本实施例中，hrpwm1、hrpwm2、hrpwm4至hrpwm6为五组窄脉冲信号，hrpwm3还用于跟踪输入pwm信号。

如图1至6所示，所述数字信号处理器11，具体用于：

采用硬件输入同步锁定机制和微边沿定位技术，对输入脉冲pwm信号的上升沿和下降沿进行跟踪；

按时序依次对应构造上升重构脉冲和下降重构脉冲。

在本实施例中，首先按时序依次生成用于重构输入pwm信号的重构脉冲信号；

然后，针对输入pwm信号的上升沿和下降沿进行跟踪：

当检测到输入pwm信号的上升沿时，从各重构脉冲信号中获取可与上升沿相重合的上升重构脉冲；

当检测到输入pwm信号的下降沿时，从各重构脉冲信号中获取可与下降沿相重合的下降重构脉冲。

在本实施例中，采用pspice程序中电压源模拟多电平重构pwm信号上升沿或下降沿波形，并搭建mosfet管和变换器模型来优化脉冲边沿；然后，为满足跟踪与重构碳化硅、氮化镓等各种mosfet驱动信号脉冲边沿的要求，采用数字信号处理器tms320f28335，通过片上集成的增强型脉宽调制器epwm和支持硬件输入同步接口epwmsynci来生成100ps精度的脉宽调制波hrpwm，从而实现对高达1mhz频率的pwm信号跟踪；最后，按时序依次生成六路用于重构pwm边沿的高精度重构脉冲，并采用宽动态范围、高速的数字控制vga接口对各路重构脉冲进行电压放大，再经信号叠加处理后形成边缘具有台阶波形的pwm信号。其中，重构脉冲的时序、脉宽和幅值均依据pspice优化数据预置，并根据实测数据进行校正。

所述信号生成模块1，还包括：

缓冲器单元14，用于生成跟踪输入pwm信号的上升沿和下降沿的跟踪信号，并传递至数字信号处理器11；

所述缓冲器单元14与数字信号处理器11相连。

如图1所示，缓冲器单元14包括：同相施密特缓冲器sn74lvc1g17-q1和反相施密特缓冲器sn74lvc1g14-q1。

为实现上述功能，具体实施方案如下：

步骤1、采用同相施密特缓冲器sn74lvc1g17-q1和反相施密特缓冲器sn74lvc1g14-q1将输入pwm信号进行整形，形成一对极性互补的pwm信号；

步骤2、将形成的一对极性互补的pwm信号接入数字信号处理器11的gpio6和gpio32引脚；

步骤3、将gpio6和gpio32引脚配置为数字信号处理器11中增强型脉宽调制器模块epwm的硬件输入同步接口epwmsynci，使形成的一对极性互补的pwm信号分别用来对输入pwm信号的上升沿和下降沿进行跟踪；

步骤4、将数字信号处理器11的主定时器时钟设定为各epwm模块内部时钟定时器的同步时基；六组重构脉冲信号对应的定时器均采用连续增计数模式；

步骤5、根据脉宽、时基和脉冲时序来设置重构脉冲信号相应的tbprd周期寄存器值和tbphs比较寄存器值；

步骤6、待数字信号处理器11检测到上升沿时刻的同步脉冲信号，将phsdir方向位置1，获得hrpwm1和hrpwm2这两组窄脉冲信号，以及hrpwm3信号；

hrpwm3用于跟踪输入pwm信号，如图4所示；

步骤7、待数字信号处理器11检测到下降沿时刻的同步脉冲信号，将phsdir方向位置0，生成低电平，获得hrpwm4、hrpwm5和hrpwm6这三组组窄脉冲的hrpwm信号，如图2所示；

步骤8、增益放大器12采用宽动态范围、高速、数字控制vga接口通过6位并行通信和锁存接口，将预先优化的参数从数字信号处理器中获取，并对各路重构脉冲信号进行电压放大，如图3和5所示；

步骤9、信号叠加处理器13将放大后的各组重构脉冲信号进行叠加，构成边缘具有台阶波形的pwm信号，如图6所示。

如图7所示，所述信号处理模块2，包括：

pwm电平转换电路21，用于将具有台阶波形的pwm信号转换成正负电平pwm信号；

高频信号放大电路22，用于将正负电平pwm信号进行放大至达到驱动宽禁带mosfet管的幅值；

高速信号隔离电路23，用于将放大后的正负电平pwm信号进行电气隔离传输和输出电流增强，得到隔离pwm信号；

输出推挽电路24，用于进一步提高隔离pwm信号的输出电流能力；

所述pwm电平转换电路21、高频信号放大电路22、高速信号隔离电路23和输出推挽电路24依次相连。

如图8所示，所述信号处理模块2，还包括：

线性电源转换电路25，用于为pwm电平转换电路21供电；

所述线性电源转换电路25与pwm电平转换电路21相连。

在本实施例中，首先+15v输入电源经过反激变换器产生+23v和-8v两路电源，然后-8v电源经过线性电源转换电路25产生一路-5v精准电源，给信号处理模块2的各电路供电。采用数字信号处理器11、增益放大器12和信号叠加处理器13生成了一种开关边沿附台阶的pwm信号，并设计了pwm电平转换电路21、高频信号放大电路22、高速信号隔离电路23和输出推挽电路24，将前级生成的开关边沿附台阶的pwm信号进行电压放大、电流放大以及进行电气隔离，最后生成宽禁带mosfet管的驱动信号。

所述pwm电平转换电路21，包括：第一电阻r1、第二电阻r2、第三电阻r3和第四电阻r4；

所述第一电阻r1的一端与信号生成模块1的输出端相连，另一端与第三电阻r3的一端相连；

所述第三电阻r3的另一端与高频信号放大电路22的输入端相连；

所述第二电阻r2的一端与第一电阻r1的另一端相连，另一端与线性电源转换电路25输出端相连；

所述第四电阻r4的一端与第三电阻r3的另一端相连，另一端与线性电源转换电路25输出端相连。

所述高频信号放大电路22，包括：高速运算放大器u1、第五电阻r5、第六电阻r6、第七电阻r7、第八电阻r8、第一电容c1、第三电容c3和第四电容c4；

所述第五电阻r5的一端接地，另一端与高速运算放大器u1的引脚2相连；

所述第七电阻r7的一端与pwm电平转换电路21的输出端相连，另一端与高速运算放大器u1的引脚3相连；

所述高速运算放大器u1的引脚2依次连接第六电阻r6和第一电容c1后，与高频信号放大电路22的输出端相连；

所述高速运算放大器u1的引脚3连接第八电阻r8后接地；

所述高速运算放大器u1的引脚4分别连接-8v电源和通过第四电容c4接地；

所述高速运算放大器u1的引脚6与高频信号放大电路22的输出端相连；

所述高速运算放大器u1的引脚7分别连接+23v电源和通过第三电容c3接地。

所述高速信号隔离电路23，包括：光电耦合器u2和第九电阻r9；

所述第九电阻r9的一端与高频信号放大电路22的输出端相连，另一端与光电耦合器u2的引脚2相连；

所述光电耦合器u2的引脚1与+23v电源相连，引脚4与-8v电源相连，引脚6与输出推挽电路24相连。

在本实施例中，高速运算放大器u1的型号为lm7121；光电耦合器u2的型号为moc3010。

所述输出推挽电路24，包括：第一三极管q1、第二三极管q2、第一瞬态二极管d1、第二瞬态二极管d2、第五电容c5、第六电容c6、第十电阻r10、第十一电阻r11、第十二电阻r12和第十三电阻r13；

所述第十电阻r10的一端与光电耦合器u2的引脚6相连，另一端分别与第一三极管q1的基极和第二三极管q2的基极相连；

所述第一三极管q1的集电极分别连接+23v电源和通过第五电容c5接地，发射极通过第十一电阻r11与宽禁带mosfet栅极相连；

所述第二三极管q2的发射极通过第十二电阻r12与宽禁带mosfet栅极相连，集电极分别连接-8v电源和通过第六电容c6接地；

所述第十三电阻r13的一端与第十一电阻r11远离第一三极管q1的一端相连，另一端连接-8v电源；

所述第一瞬态二极管d1和第二瞬态二极管d2的阳极分别相连；

所述第一瞬态二极管d1的阴极连接宽禁带mosfet栅极；

所述第二瞬态二极管d2的阴极连接宽禁带mosfet源极。

在本实施例中，pwm电平转换电路21采用一对分压电阻将+5v/0v电平的边缘具有台阶波形的pwm信号下拉到-5v电源，将正电平的pwm信号转换成正负电平的pwm信号，并通过两级串联调节方式实现pwm信号输出电平的精准设置。高频信号放大电路22采用高速运算放大器u1通过差分运放方式将具有正负电平的pwm信号进行电压放大，达到适合驱动宽禁带mosfet的+20v/-5v电平。高速信号隔离电路23采用可控硅输出光电耦合器u2将+20v/-5v电平的pwm信号进行电气隔离传输和输出电流增强。输出推挽电路24采用一对三极管提高输出电流能力。

如图8所示，所述线性电源转换电路25，包括：第二电容r2、第三三极管q3、第十四电阻r14和第三瞬态二极管d3；

所述线性电源转换电路25的输入端分别连接-8v电源、第三三极管q3的集电极和第十四电阻r14的一端；

所述第三三极管q3发射极与-5v输出电源相连，基极分别与第十四电阻r14的另一端和第三瞬态二极管d3的阳极相连；

所述第三瞬态二极管d3阴极接地；

所述第二电容r2的一端连接-5v输出电源，另一端接地。

在本实施例中，输出推挽电路24中的第一三极管q1和第二三极管q2为npn三极管；线性电源转换电路25中的第三三极管q3为pnp三极管。

本实施例是这样实现的：首先+15v输入电源经过反激变换器产生+23v和-8v两路电源，然后-8v电源经过线性电源转换电路25产生一路-5v精准电源，给信号处理模块1中的其余电路供电。

前级采用数字信号处理器11捕获输入pwm信号，并生成多组用于重构输入脉冲信号的重构脉冲信号；再采用增益放大器12将各组重构脉冲信号进行电压放大；然后，采用信号叠加处理器(hc4051)13将各组重构脉冲信号进行叠加，形成一种开关边沿附台阶波形的pwm信号。

后级采用pwm电平转换电路21将+5v/0v电平的边缘具有台阶波形的pwm信号转换成幅度相同的正负电平pwm信号，经高频信号放大电路22转换成+20v/-5v电平pwm信号、再经过高速信号隔离电路23和输出推挽电路24进行信号隔离和输出电流放大。

通过组合式改变门极串联电阻或者采用多电平叠加组成开关边沿等方法可有效降低mosfet管在开关过程中的米勒效应，但根据mosfet特性进行参数调整，这些方法的灵活性受限。在本实施例中，所述驱动电路能根据mosfet特性通过软件对pwm信号的脉冲边沿波形进行重新配置，可有效降低开关尖峰电压、减小开关噪声和电磁辐射。

本实施例所述的宽禁带mosfet管驱动电路的相对于现有技术的优点是：

1、有效降低开关尖峰电压和开关损耗；

2、抗干扰能力强、安全可靠；

3、参数调整方便，适用范围广。

应该明白，公开的过程中的步骤的特定顺序或层次是示例性方法的实例。基于设计偏好，应该理解，过程中的步骤的特定顺序或层次可以在不脱离本公开的保护范围的情况下得到重新安排。所附的方法权利要求以示例性的顺序给出了各种步骤的要素，并且不是要限于所述的特定顺序或层次。

在上述的详细描述中，各种特征一起组合在单个的实施方案中，以简化本公开。不应该将这种公开方法解释为反映了这样的意图，即，所要求保护的主题的实施方案需要比清楚地在每个权利要求中所陈述的特征更多的特征。相反，如所附的权利要求书所反映的那样，本发明处于比所公开的单个实施方案的全部特征少的状态。因此，所附的权利要求书特此清楚地被并入详细描述中，其中每项权利要求独自作为本发明单独的优选实施方案。

为使本领域内的任何技术人员能够实现或者使用本发明，上面对所公开实施例进行了描述。对于本领域技术人员来说；这些实施例的各种修改方式都是显而易见的，并且本文定义的一般原理也可以在不脱离本公开的精神和保护范围的基础上适用于其它实施例。因此，本公开并不限于本文给出的实施例，而是与本申请公开的原理和新颖性特征的最广范围相一致。

上文的描述包括一个或多个实施例的举例。当然，为了描述上述实施例而描述部件或方法的所有可能的结合是不可能的，但是本领域普通技术人员应该认识到，各个实施例可以做进一步的组合和排列。因此，本文中描述的实施例旨在涵盖落入所附权利要求书的保护范围内的所有这样的改变、修改和变型。此外，就说明书或权利要求书中使用的术语“包含”，该词的涵盖方式类似于术语“包括”，就如同“包括，”在权利要求中用作衔接词所解释的那样。此外，使用在权利要求书的说明书中的任何一个术语“或者”是要表示“非排它性的或者”。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。