一种基于5G通信系统的电源快速响应稳压电源电路的制作方法

本实用新型属于快速响应的系统电源设计领域，具体地说，涉及一种基于5g通信系统的电源快速响应稳压电源电路。

背景技术：

随着科技的发展，5g成为近几年发展的一个热门趋势，一个技术的发展与创新将会带动其相关技术的创新，如现在5g的告诉发展，随之带来的就是对其他相关领域技术更高的要求，在5g的建设中，很多相关的项目，需要一个快速响应的稳压电源电路提供电源，同时所占芯片面积要小，要求输出给负载的电流从零毫安在几百纳秒的时间上升到几十毫安，并且输出电压也要稳定，现已经提出许多的快速响应的稳压电路，有许多的实现方式，最常见的方式是在传统的低压差线性稳压器本身电路进行修改，增加相关支路的电流或是调节幅频特性曲线都会或多或少增加响应速度，诸多带有快速响应补偿模块的电路也被提出，由于近期兴起的5g通讯技术，传统的快速响应源已不再适用，一般结构的电路很难达到这样的要求，急需一个新架构的电路来实现该功能；

而对此类问题所要求关键的参数是稳定时间，一般的快速响应稳压电路的稳定时间在1us左右，目前较好的快速响应的稳压电路稳定时间大概在500ns左右，这种电路亦达不到一些高标准项目的要求，并且这些电路的负载响应情况是输出电流是从某一个电流值开始上升的，一些项目要求的是从零电流开始上升，5g通讯不同于传统的4g、3g等，硬件与软件都有很高的标准要求，现有技术实现的快速响应达不到相关模块源的技术标准，并且技术中相关模块要求的电流变化与一般要求不同，要求负载电流从零毫安开始，而大多快速响应电路是从一个有限值比如十微安开始的，对于这种情况看似相差不大，其实有很大区别，如果从零电流开始最直接的体现就是响应速度会变得更慢，若考虑此种情况一般电路的响应还要更差，所以一般的快速响应电路已不适用。

技术实现要素：

本实用新型基于现有技术响应时间不满足更快的需求、系统控制信号会有提前等问题，提出了一种基于5g通信系统的电源快速响应稳压电源电路，通过在现有的基础增强电路上增加第一补偿环电路和第二补偿环电路，实现了150ns左右的快速响应；同时设置延时控制电路，并使用调节控制模块实现对系统控制信号的延迟控制。

本实用新型具体实现内容如下：

本实用新型提供了一种基于5g通信系统的电源快速响应稳压电源电路，包括增强电路、延迟控制电路，所述增强电路包括依次连接的基础增强电路、第一补偿环电路、第二补偿环电路、增强输出电路；所述延迟控制电路与第一补偿环电路连接；所述延迟控制电路包括调节控制模块a10；

所述调节控制模块a10为包括至少一个电阻单元的电阻调节控制模块，当电阻单元数量为多个时，多个电阻单元串联在一起；

或者所述调节控制模块a10为包括至少一个电容单元的电容调节控制模块，当电容单元数量为多个时，多个电容单元并联在一起。

为了更好地实现本实用新型，进一步地，所述延迟控制电路还包括cmos管m32、cmos管m33、cmos管m34、cmos管m35、cmos管m36、cmos管m37、电容c10、调节控制模块a10；

所述cmos管m32的漏极连接电源，cmos管m32的源极与cmos管m33的漏极连接后与调节控制模块a10的正端连接，所述cmos管m32的栅极、cmos管m33的栅极连接外部控制系统信号；所述cmos管m33的源极接地；所述调节控制模块a10的负端分别与cmos管m34的栅极、接地的电容c10、cmos管m35的栅极连接，所述cmos管m34的漏极连接电源、cmos管m34的源极与cmos管m35的漏极连接后与分别连接cmos管m36的栅极、cmos管m37的栅极、cmos管m17的栅极、cmos管m16的栅极连接，所述cmos管m35的源极接地；所述cmos管m36的源极与cmos管m37的漏极连接在一起后分别与cmos管m15的栅极、cmos管m18的栅极连接；所述cmos管m36的漏极连接电源；所述cmos管m37的源极接地。

为了更好地实现本实用新型，进一步地，当所述调节控制模块a10为包括至少一个电阻单元的电阻调节控制模块时，所述调节控制模块a10还包括译码器、与译码器和电阻单元连接的cmos管组，所述cmos管组包括至少一个cmos管；每个所述电阻单元包括至少一个电阻；

一个电阻单元包括的电阻为一个时，与电阻单元中的电阻对应设置的cmos管组包括单个cmos管，所述单个cmos管的栅极连接译码器、源极连接对应的电阻的正端、漏极连接对应的电阻的负端；

当一个电阻单元中包括的电阻为多个时，多个电阻并联在一起，所述cmos管组中包括比对应的电阻单元中的电阻少一个数量的cmos管，cmos管组中的所有mos栅极管均匀分布在相邻的两个电阻之间，且cmos管的栅极与译码器连接，cmos管的源极和栅极分别连接在相邻的两个并联电阻的负端上。

为了更好地实现本实用新型，进一步地，当所述调节控制模块a10为包括至少一个电容单元的电容调节控制模块时，所述调节控制模块a10还包括译码器、与译码器和电容单元连接的cmos管组，所述cmos管组包括至少一个cmos管；所述调节控制模块a10还包括电阻r10；所述电阻r10的正端与cmos管m32的源极、cmos管m33的源极连接，电阻r10的负端与电容单元连接；每个所述电容单元包括至少一个电容；

当一个电容单元包括的电容为一个时，与电容单元中的电容对应设置的cmos管组包括单个cmos管，所述单个cmos管的栅极连接译码器、漏极与cmos管m34的栅极还有cmos管m35的栅极连接、源极连接单个并接地的电容；

当一个电容单元中包括的电容为多个时，所述cmos管组中包括与对应的电容单元中的电容同等数量的cmos管，cmos管组中的所有mos栅极管与电容单元中的电容一一对应，且每个cmos管的栅极与译码器连接，cmos管的源极和栅极分别连接在对应的电容的正端和负端上。

为了更好地实现本实用新型，进一步地，所述基础增强电路包括电阻r1、电阻r2、cmos管m1、cmos管m2、cmos管m3、cmos管m4、cmos管m5、cmos管m6、cmos管m7、cmos管m8、cmos管m9、cmos管m10、cmos管m11、cmos管m12、cmos管m13、cmos管m14、电容c1；

所述电阻r1的正端连接基准电流ibias，所述cmos管m1的栅极与电阻r1的正端相连，所述cmos管m2的栅极与cmos管m1的漏极相连，所述cmos管m1的漏极与电阻r1的负端相连，所述cmos管m2的漏极与cmos管m1的源极相连，所述cmos管m2的源极接地；所述cmos管m3的栅极与cmos管m1的栅极相连，所述cmos管m4的栅极与cmos管m2的栅极相连，所述cmos管m7的栅极与cmos管m7的漏极相连，所述cmos管m7的源极连接电源，所述cmos管m3的漏极与cmos管m7的漏极相连，所述cmos管m4的漏极与cmos管m3的源极相连，cmos管m4的源极接地；所述cmos管m8的栅极与cmos管m7的栅极相连，所述cmos管m8的源极接电源，所述cmos管m8的漏极与cmos管m9的源极相连；所述cmos管m9的栅极与基准电压vref相连，所述cmos管m9的漏极与cmos管m11的漏极相连；所述cmos管m11的栅极与cmos管m11的漏极相连，cmos管m11的源极接地；所述cmos管m10的源极与cmos管m8的漏极相连，cmos管m10的栅极与电阻r7的正端相连，cmos管m10的漏极与cmos管m12的漏极相连；所述cmos管m12的栅极与cmos管m11的栅极相连，cmos管m12的源极接地；所述cmos管m14的栅极与cmos管m8的栅极相连，cmos管m14的源极接电源，cmos管m14的漏极与cmos管m13的漏极相连；所述cmos管m13的栅极与cmos管m12的漏极相连，cmos管m13的源极接地；所述电阻r2的正端与cmos管m12的漏极相连，所述电容c1两极板一端接在电阻r2的负端，另一端接在cmos管m13的漏极。

为了更好地实现本实用新型，进一步地，所述第一补偿环电路包括电容c2、电容c3、cmos管m15、cmos管m16、cmos管m17、cmos管m18；

所述cmos管m15的栅极与cmos管m36的源极和cmos管m37的漏极相连，cmos管m15的源极连接电源，cmos管m15的漏极与cmos管m16的源极相连；所述电容c2两端分别接在cmos管m15的源极和漏极；所述cmos管m16的栅极与所述coms管m34的源极、cmos管m35的漏极连接，cmos管m16的漏极与cmos管m14的漏极相连；所述cmos管m17的漏极与cmos管m14的栅极相连，所述cmos管m17的栅极与所述cmos管m34的源极、cmos管m35的漏极连接，cmos管m17的源极与cmos管m18的漏极相连；所述cmos管m18的栅极与cmos管m36的源极和cmos管m37的漏极相连，cmos管m18的源极接地；所述电容c3两极板分别与cmos管m18的漏极和源极相连。

为了更好地实现本实用新型，进一步地，所述第二补偿环电路包括cmos管m19、cmos管m20、cmos管m21、cmos管m22、电阻r3、电阻r4、电阻r5、电容c4；

所述cmos管m19的栅极和cmos管m19的漏极相连，cmos管m19的源极接电源；所述cmos管m5的漏极与cmos管m19的漏极相连，cmos管m5的栅极与cmos管m1的栅极相连，cmos管m5的源极与cmos管m6的漏极相连；所述cmos管m6的栅极与cmos管m2的栅极相连，cmos管m6的源极接地；所述电阻r3的正端与cmos管m19的栅极相连，电阻r3的负端与cmos管m20的栅极相连；所述cmos管m20的源极连接电源，cmos管m20的漏极与cmos管m21的源极相连；所述cmos管m21的栅极与cmos管m14的漏极相连，cmos管m21的漏极与电阻r4的正端相连；所述电阻r4的负端接地；所述电容c3两端分别接在cmos管m20的栅极和cmos管m21的漏极；所述电容c4两端分别接在cmos管m21的漏极和电阻r5的正端；所述电阻r5的负端接地；所述cmos管m22的栅极与电阻r5的负端相连，cmos管m22的漏极与cmos管m23的栅极相连，cmos管m22的源极接地。

为了更好地实现本实用新型，进一步地，所述增强输出电路包括电阻r6、电阻r7、电容c5、cmos管m23；

所述cmos管m23的栅极与cmos管m21的源极相连，cmos管m23的漏极与电阻r6的正端相连，cmos管m23的源极接电源；

所述电阻r6的负端与电阻r7的正端相连；电阻r7的负端接地；电容c5两端分别接在cmos管m23的漏极和地；输出电压源端与cmos管m23的漏极相连，所述cmos管m23的漏极与电阻r6、电容c5连接后，作为增强电路的输出端。

为了更好地实现本实用新型，进一步地，还包括与增强电路的输出端连接的输出源快速控制电路，所述输出源快速控制电路包括cmos管m24、cmos管m25、cmos管m26、cmos管m27、cmos管m28、cmos管m29、cmos管m30、cmos管m31；

所述cmos管m24的源极、cmos管m26的源极、cmos管m28的源极、cmos管m30的源极分别与增强电路的输出端连接，所述cmos管m24的栅极和cmos管m25的栅极连接en信号，所述cmos管m25的源极接地，cmos管m24的漏极和cmos管m25的漏极相连后与cmos管m26的栅极、cmos管m27的栅极分别连接；所述cmos管m27的源极接地，cmos管m26的漏极和cmos管m27的漏极相连后与cmos管m28的栅极、cmos管m29的栅极分别连接；所述cmos管m29的源极接地，cmos管m28的漏极和cmos管m29的漏极相连后与cmos管m30的栅极、cmos管m31的栅极分别连接；所述cmos管m30的漏极和cmos管m31的漏极相连后作为输出源快速控制电路的输出端。

本实用新型与现有技术相比具有以下优点及有益效果：

（1）通过电阻或电容组成的调节控制模块a10实现了系统信号的延迟控制；

（2）具有更快的响应速度；

（3）容忍了负载所需的电流从零开始上升；

（4）补偿环结构可靠实用，双环同步增强；

（5）补偿时会有瞬间激增的瞬时电流，通过一个开关时间后会自动关闭，工作时间短暂，有效减少发热，增强使用寿命。

附图说明

图1为增强电路示意图；

图2为使用电阻进行调节延迟的延迟控制电路示意图；

图3为使用电容进行调节延迟的延迟控制电路示意图；

图4为输出源快速控制电路示意图；

图5为使用mos电容替换普通电容的延迟控制电路示意图；

图6为使用mos电容替换普通电容的增强电路示意图。

具体实施方式

为了更清楚地说明本实用新型实施例的技术方案，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，应当理解，所描述的实施例仅仅是本实用新型的一部分实施例，而不是全部的实施例，因此不应被看作是对保护范围的限定。基于本实用新型中的实施例，本领域普通技术工作人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；也可以是直接相连，也可以是通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例1：

本实用新型提供了一种基于5g通信系统的电源快速响应稳压电源电路，包括增强电路、延迟控制电路，所述增强电路包括依次连接用于增强响应的基础增强电路、第一补偿环电路、第二补偿环电路、增强输出电路；所述延迟控制电路与第一补偿环电路连接；

所述所述延迟控制电路包括cmos管m32、cmos管m33、cmos管m34、cmos管m35、cmos管m36、cmos管m37、电容c10、调节控制模块a10；

所述cmos管m32的漏极连接电源，cmos管m32的源极与cmos管m33的漏极连接后与调节控制模块a10的正端连接，所述cmos管m32的栅极、cmos管m33的栅极连接外部控制系统信号；所述cmos管m33的源极接地；所述调节控制模块a10的负端分别与cmos管m34的栅极、接地的电容c10、cmos管m35的栅极连接，所述cmos管m34的漏极连接电源、cmos管m34的源极与cmos管m35的漏极连接后与分别连接cmos管m36的栅极、cmos管m37的栅极、cmos管m17的栅极、cmos管m16的栅极连接，所述cmos管m35的源极接地；所述cmos管m36的源极与cmos管m37的漏极连接在一起后分别与cmos管m15的栅极、cmos管m18的栅极连接；所述cmos管m36的漏极连接电源；所述cmos管m37的源极接地；

所述调节控制模块a10包括至少一个电阻单元，当电阻单元数量为多个时，多个电阻单元串联在一起；

或者所述调节控制模块a10包括至少一个电容单元，当电容单元数量为多个时，多个电容单元并联在一起。

为了更好地实现本实用新型，进一步地，当所述调节控制模块a10为包括至少一个电阻单元的情况时，所述调节控制模块a10还包括译码器、与译码器和电阻单元连接的cmos管组，所述cmos管组包括至少一个cmos管；

为了更好地实现本实用新型，进一步地，当一个电阻单元包括的电阻为单个时，与电阻单元中的电阻对应设置的cmos管组包括单个cmos管，所述单个cmos管的栅极连接译码器、源极连接对应的电阻的正端、漏极连接对应的电阻的负端；

当一个电阻单元中包括的电阻为多个时，多个电阻并联在一起，所述cmos管组中包括比对应的电阻单元中的电阻少一个数量的cmos管，cmos管组中的所有mos栅极管均匀分布在相邻的两个电阻之间，且cmos管的栅极与译码器连接，cmos管的源极和栅极分别连接在相邻的两个并联电阻的负端上。

为了更好地实现本实用新型，进一步地，当所述调节控制模块a10为包括至少一个电容单元的情况时，所述调节控制模块a10还包括译码器、与译码器和电容单元连接的cmos管组，所述cmos管组包括至少一个cmos管；所述调节控制模块a10还包括电阻r10；所述电阻r10的正端与cmos管m32的源极、cmos管m33的源极连接，电阻r10的负端与电容单元连接。

为了更好地实现本实用新型，进一步地，当一个电容单元包括的电容为单个时，与电容单元中的电容对应设置的cmos管组包括单个cmos管，所述单个cmos管的栅极连接译码器、漏极与cmos管m34的栅极还有cmos管m35的栅极连接、源极连接单个并接地的电容；

当一个电容单元中包括的电容为多个时，所述cmos管组中包括与对应的电容单元中的电容同等数量的cmos管，cmos管组中的所有mos栅极管与电容单元中的电容一一对应，且每个cmos管的栅极与译码器连接，cmos管的源极和栅极分别连接在对应的电容的正端和负端上。

工作原理：本实用新型通过三次增强实现了超快速响应，第一级为基础电路本身增强，在为添加补偿电路时通过调节传统电路本身在一定程度上增强响应，然后通过第一补偿环增强二级运放内部的输出，第三级增强由第二补偿环电路增强功率管的输入，经过一系列的增强技术达到了超快速响应的效果。同时，系统信号可能会存在提前通知，我们需要在负载实际来临时控制，于是设置延迟控制电路，通过调节控制模块a10实现信号的延迟控制；

当所述调节控制模块a10为使用电阻实现调节时，使用mos管作为开关，当开启时mos管相当于短路，关闭时mos管相当于开路，利用此情况，可实现电阻的串联和并联，从而改变总电阻值的大小，从而实现调节控制；

当所述调节控制模块a10为使用电容实现调节时，使用mos管作为开关，当开启时mos管相当于短路，关闭时mos管相当于开路，利用此情况，可实现电容的串联和并联，从而改变总电容值的大小，从而实现调节控制。

实施例2：

本实用新型在上述实施例1的基础上，为了更好地实现本实用新型，进一步地，所述基础增强电路包括电阻r1、电阻r2、cmos管m1、cmos管m2、cmos管m3、cmos管m4、cmos管m5、cmos管m6、cmos管m7、cmos管m8、cmos管m9、cmos管m10、cmos管m11、cmos管m12、cmos管m13、cmos管m14、电容c1；

所述电阻r1的正端连接基准电流ibias，所述cmos管m1的栅极与电阻r1的正端相连，所述cmos管m2的栅极与cmos管m1的漏极相连，所述cmos管m1的漏极与电阻r1的负端相连，所述cmos管m2的漏极与cmos管m1的源极相连，所述cmos管m2的源极接地；所述cmos管m3的栅极与cmos管m1的栅极相连，所述cmos管m4的栅极与cmos管m2的栅极相连，所述cmos管m7的栅极与cmos管m7的漏极相连，所述cmos管m7的源极连接电源，所述cmos管m3的漏极与cmos管m7的漏极相连，所述cmos管m4的漏极与cmos管m3的源极相连，cmos管m4的源极接地；所述cmos管m8的栅极与cmos管m7的栅极相连，所述cmos管m8的源极接电源，所述cmos管m8的漏极与cmos管m9的源极相连；所述cmos管m9的栅极与基准电压vref相连，所述cmos管m9的漏极与cmos管m11的漏极相连；所述cmos管m11的栅极与cmos管m11的漏极相连，cmos管m11的源极接地；所述cmos管m10的源极与cmos管m8的漏极相连，cmos管m10的栅极与电阻r7的正端相连，cmos管m10的漏极与cmos管m12的漏极相连；所述cmos管m12的栅极与cmos管m11的栅极相连，cmos管m12的源极接地；所述cmos管m14的栅极与cmos管m8的栅极相连，cmos管m14的源极接电源，cmos管m14的漏极与cmos管m13的漏极相连；所述cmos管m13的栅极与cmos管m12的漏极相连，cmos管m13的源极接地；所述电阻r2的正端与cmos管m12的漏极相连，所述电容c1两极板一端接在电阻r2的负端，另一端接在cmos管m13的漏极。

为了更好地实现本实用新型，进一步地，所述第一补偿环电路包括电容c2、电容c3、cmos管m15、cmos管m16、cmos管m17、cmos管m18；

所述cmos管m15的栅极与cmos管m36的源极和cmos管m37的漏极相连，cmos管m15的源极连接电源，cmos管m15的漏极与cmos管m16的源极相连；所述电容c2两端分别接在cmos管m15的源极和漏极；所述cmos管m16的栅极与所述cmos管m34的源极、cmos管m35的漏极连接，cmos管m16的漏极与cmos管m14的漏极相连；所述cmos管m17的漏极与cmos管m14的栅极相连，所述cmos管m17的栅极与所述cmos管m34的源极、cmos管m35的漏极连接，cmos管m17的源极与cmos管m18的漏极相连；所述cmos管m18的栅极与cmos管m36的源极和cmos管m37的漏极相连，cmos管m18的源极接地；所述电容c3两极板分别与cmos管m18的漏极和源极相连。

为了更好地实现本实用新型，进一步地，所述第二补偿环电路包括cmos管m19、cmos管m20、cmos管m21、cmos管m22、电阻r3、电阻r4、电阻r5、电容c4；

所述cmos管m19的栅极和cmos管m19的漏极相连，cmos管m19的源极接电源；所述cmos管m5的漏极与cmos管m19的漏极相连，cmos管m5的栅极与cmos管m1的栅极相连，cmos管m5的源极与cmos管m6的漏极相连；所述cmos管m6的栅极与cmos管m2的栅极相连，cmos管m6的源极接地；所述电阻r3的正端与cmos管m19的栅极相连，电阻r3的负端与cmos管m20的栅极相连；所述cmos管m20的源极连接电源，cmos管m20的漏极与cmos管m21的源极相连；所述cmos管m21的栅极与cmos管m14的漏极相连，cmos管m21的漏极与电阻r4的正端相连；所述电阻r4的负端接地；所述电容c3两端分别接在cmos管m20的栅极和cmos管m21的漏极；所述电容c4两端分别接在cmos管m21的漏极和电阻r5的正端；所述电阻r5的负端接地；所述cmos管m22的栅极与电阻r5的负端相连，cmos管m22的漏极与cmos管m23的栅极相连，cmos管m22的源极接地。

为了更好地实现本实用新型，进一步地，所述增强输出电路包括电阻r6、电阻r7、电容c5、cmos管m23；

所述cmos管m23的栅极与cmos管m21的源极相连，cmos管m23的漏极与电阻r6的正端相连，cmos管m23的源极接电源；

所述电阻r6的负端与电阻r7的正端相连；电阻r7的负端接地；电容c5两端分别接在cmos管m23的漏极和地；输出电压源端与cmos管m23的漏极相连，所述cmos管m23的漏极与电阻r6、电容c5连接后，作为增强电路的输出端。

为了更好地实现本实用新型，进一步地，还包括与增强电路的输出端连接的输出源快速控制电路，所述输出源快速控制电路包括cmos管m24、cmos管m25、cmos管m26、cmos管m27、cmos管m28、cmos管m29、cmos管m30、cmos管m31；

所述cmos管m24的源极、cmos管m26的源极、cmos管m28的源极、cmos管m30的源极分别与增强电路的输出端连接，所述cmos管m24的栅极和cmos管m25的栅极连接en信号，所述cmos管m25的源极接地，cmos管m24的漏极和cmos管m25的漏极相连后与cmos管m26的栅极、cmos管m27的栅极分别连接；所述cmos管m27的源极接地，cmos管m26的漏极和cmos管m27的漏极相连后与cmos管m28的栅极、cmos管m29的栅极分别连接；所述cmos管m29的源极接地，cmos管m28的漏极和cmos管m29的漏极相连后与cmos管m30的栅极、cmos管m31的栅极分别连接；所述cmos管m30的漏极和cmos管m31的漏极相连后作为输出源快速控制电路的输出端。

工作原理：在实际的应用中，分为两种情况，第一种情况为电流从0电流开始上升的情况，第二种情况为电流从目标电流开始下降到0的情况；

在第一种电流从0电流开始上升的情况时，本发明的原理为：

比如从图1中vout所接的负载电流从零电流突然上升至十毫安，此时由金属氧化物半导体场效应晶体管的饱和区电流公式（1）可知

id=*up*cox**（vgs-vth）^²（1）

图1中vgs=|v3-vbat|，公式中在给定宽长比环境相同情况下除了vgs变化其他参数不会变化，当负载变化需要大电流时，即公式中id变大，其他参数不变vgs变大，又应为vbat电源电压不变要使vgs变大v3只能减少，因为图1中由m21管子构成的源跟随器结构会使得m21的栅极电压v1变小，此时将v1看做输入v2看做输出那么由m20、m21、r4管子构成的将是一个反相放大器结构，此时的v1电压减小导致v2的电压升高，经c4电容在r5上产生了一个电压使得mos管m22导通，将v2更迅速地拉低，以此达到了快速响应的目的，经过r4与c4的放电m22会在一段时间后关闭；此外在双环补偿下，由于第一补偿环此时会提供一个弱增强使得v1下降变慢，由公式1可知v1变慢要使得与id变化率与输出一致，会迫使v2更迅速降低，达到快速响应目的，综上所诉负载从零电流开始上升第二补偿环路起两次增强效果，以c4、r5、m22为主的快速拉低，以第二环路本身加第一环路为辅的弱快速拉低实现快速响应。

在第二种电流从目标电流开始下降到0的情况种，工作原理为：

从第一种情况的思路出发，当m23流过的电流突然减少此时由公式1可知v2的电压升高，从v1到v2构成的源跟随器结构会使得v1电压升高，从v1到v3构成的反相放大器结构会使v3电压降低，由于c3电容使得m20的栅极电压降低，此时m20在相同时间回泄放掉更多的电流使得v2点的电压更快地冲至高电压达到快速响应效果，第一环路在接收到由系统发来的信号后，负载变化：信号接收、发送系统会有信号指示，利用此信号我们可知负载何时会变化以及如何变化，增强了v1的变化从而使得v2有更快的响应；

从两种情况的变化可知，本申请设计的第二补偿环就是提供负载快速变化的增强电路，第一补偿环辅助增强，现详细讲述第一补偿环路工作原理，第一补偿环路实际是补偿此电路核心运放的补偿电路，简单来说就是提高核心电路的转换速率，使得整个电路都有快速响应的效果，避免出现由于核心运放响应不足而影响输出级电路的响应速度；a阶段第一补偿电路接受信号变化是ena从高电平变为低电平，enb从低电平变为高电平，利用此信号从低到高、高到低变化期间的时间来实现增强效果，此阶段m15、16，m17、m18会有一个短暂的导通，为电路快速响应提供一个弱增强，m15、m18主要作用是将c2、c3上因导通而积累的电荷置零；b阶段与a阶段相反，但是由于c2、c3的存在此阶段m15、16，m17、18的导通时间会比a阶段长以帮助第二补偿环路实现快速响应，a阶段因m22的下拉能力很强所以不太依赖前级补偿。

本实施例的其他部分与上述实施例1相同，故不再赘述。

实施例3：

本实用新型在上述实施例1-2任一项的基础上，如图5、图6所示，为了更好地实现本实用新型，还可以将电路中使用的普通电容替换为mos电容，即将mos电容作为普通电容的替换，在实现了等同功能的前提下，大大减少了芯片的体积。

本实施例的其他部分与上述实施例1-2任一项相同，故不再赘述。

实施例4：

本实用新型在上述实施例1-3任一项的基础上，本发明电路在具体实施的时候，当采用0.35um制程时，在同等情况下的响应时间在150ns左右，完全满足快速响应的要求，且当需要更高速度的响应时，就可以采用0.18um甚至更低制程工艺来实现更高的响应速度，经过仿真验证，在0.18um工艺下响应仅仅只有80ns左右。

本实施例的其他部分与上述实施例1-3任一项相同，故不再赘述。

以上所述，仅是本实用新型的较佳实施例，并非对本实用新型做任何形式上的限制，凡是依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化，均落入本实用新型的保护范围之内。