用于i/o接口的两级升压转换电路的制作方法
【技术领域】
[0001]本发明属于逻辑电路领域，尤其涉及一种用于i/o接口的两级升压转换电路。
【背景技术】
[0002]通常把介于内部芯片与外部芯片之间的接口称为I/O接口，通过I/O接口可以实现外部芯片与内部芯片之间的信号转换，完成相应的控制功能。如I/o接口可以接收一低电源信号(core power supply)作为内部电平信号,而实际电路却需要一高压电源VDD1作为I/O电源，当所述低电源信号〈〈高压电源VDD1时，所述低电源信号将会在传输这些低电压的升压转换电路上施加应力。这种升压转换电路最常用互补金属氧化物半导体(CMOS)反相器。
[0003]图1示出了传统的接收简单的数字信号的升压转换电路10，其包括一用低压管制成的CMOS反相器INV和分别用一高压管制成的W1、W2、PM3、PM4，匪I和PM3的漏极相连接至PM4的栅极，匪I的栅极和反相器INV的正极相连接至输入端IN，匪2和PM4的漏极相连接至PM3的栅极且作为输出端0UT，匪2的栅极和反相器INV的负极相连接，匪I和匪2的源极相连至电源地Vss，PM3和PM4的源极相连接并与高压电源VDD1相连，匪I的阈值电压为Vthl，匪2的阈值电压为Vth2，Vthl和Vth2均大于低电源信号。当输入端IN接入的低电源信号从“0_>1”进行切换时，匪I的阈值电压Vthl大于其栅极所连接的低电源信号而导致匪1无法开启，致使匪1的漏极电压不能由高压电源VDD1下拉至0，由此PM4关断，输出端OUT不能将高压电源VDD1输出，故输出端OUT无法拉升至1，所以匪2的栅极接受经过反相器INV的低电源信号而关断；当输入端IN接入的低电源信号从“1->0”进行切换时，匪2的阈值电压Vth2大于其栅极所连接的反相的低电源信号而导致匪2无法开启，致使输出端OUT不能由高压电源VDD1下拉至O。
[0004]因此，所述升压转换电路以一频率持续接收直流信号作为低电源信号时，若所述低电源信号〈〈高压电源VDD10，而匪1的Vthl和匪2的Vth2均大于所述低电源信号，则会导致输入端IN的低电源信号从“0->1”进行切换时，所述升压转换电路无法正确地在输出端OUT将高压电源VDD1输出而拉升至I，或会导致输入端IN的低电源信号从“ 1_>0”进行切换时，所述升压转换电路无法正确地在输出端OUT将高压电源VDD1下拉至O以供使用。因此，当1/0接口接收到的低电源信号远远小于实际电路需要的高压电源VDD1时，需要提供一种新的升压转换电路解决上述问题。
【发明内容】
[0005]本发明的目的在于提供一种用于1/0接口的两级升压转换电路，以解决当1/0接口接收到的低电源信号远远小于实际电路需要的高压电源时，无法正确地根据接收到的低电源信号输出拉升电源或下拉电源以供实际电路使用的问题。
[0006]为了解决上述问题，本发明提供一种用于1/0接口的两级升压转换电路，包括:
[0007]第一级升压转换器，所述第一级升压转换器位于一中间电源和一电源地之间，且所述第一级升压转换器根据接收到的一低电源信号输出所述中间电源；
[0008]第二级升压转换器，所述第二级升压转换器位于一高压电源和所述电源地之间，且所述第二级升压转换器根据接收到的所述中间电源输出所述高压电源；
[0009]其中，所述低电源信号远低于所述高压电源，所述中间电源位于所述低电源信号和高压电源之间，所述低电源信号在所述电源地和中间电源之间的电压摆动。
[0010]进一步的，所述第一级升压转换器包括:低压CMOS反相器、第一中间电源NMOS晶体管和第二中间电源NMOS晶体管、以及第一中间电源PMOS晶体管和第二中间电源PMOS晶体管；
[0011]所述第一中间电源NMOS晶体管的漏极和第一中间电源PMOS晶体管的漏极相连接至第二中间电源PMOS晶体管的栅极，所述第一中间电源NMOS晶体管的栅极和低压CMOS反相器的正极相连接至用于接入所述低电源信号的输入端，所述第二中间电源NMOS晶体管的漏极和第二中间电源PMOS晶体管的漏极相连接至第一中间电源PMOS晶体管的栅极且作为用于输出所述中间电源的第一级输出端，所述第二中间电源NMOS晶体管的栅极和低压CMOS反相器的负极相连接，所述第一中间电源NMOS晶体管的源极和第二中间电源NMOS晶体管的源极相连至所述电源地，所述第一中间电源PMOS晶体管的源极和第二中间电源PMOS晶体管的源极相连接并与所述中间电源相连。
[0012]进一步的，所述第二级升压转换器包括:中间电源CMOS反相器、第一高压NMOS晶体管和第二高压NMOS晶体管、以及第一高压PMOS晶体管和第二高压PMOS晶体管；
[0013]所述第一高压NMOS晶体管的漏极和第一高压PMOS晶体管的漏极相连接至第二高压PMOS晶体管的栅极，所述第一高压NMOS晶体管的栅极和低压CMOS反相器的正极相连接至所述第一级输出端，所述第二高压NMOS晶体管的漏极和第二高压PMOS晶体管的漏极相连接至第一高压PMOS晶体管的栅极且作为用于输出所述高压电源的第二级输出端，所述第二高压NMOS晶体管的栅极和低压CMOS反相器的负极相连接，所述第一高压NMOS晶体管的源极和第二高压NMOS晶体管的源极相连至所述电源地，所述第一高压PMOS晶体管的源极和第二高压PMOS晶体管的源极相连接并与所述高压电源相连。
[0014]进一步的，所述第一中间电源NMOS晶体管和第二中间电源NMOS晶体管均具有第一阈值电压，所述第一阈值电压低于所述低电源信号。
[0015]进一步的，所述第一中间电源PMOS晶体管和第二中间电源PMOS晶体管均具有第二阈值电压，所述第二阈值电压低于所述中间电源。
[0016]进一步的，所述第一高压NMOS晶体管和第二高压NMOS晶体管均具有第二阈值电压，所述第二阈值电压低于所述中间电源且高于所述低电源信号。
[0017]进一步的，所述第一高压PMOS晶体管和第二高压PMOS晶体管均具有第四阈值电压，所述第四阈值电压低于所述高压电源。
[0018]与现有技术相比，本发明公开的用1/0接口的两级升压转换电路，包括:第一级升压转换器，所述第一级升压转换器分别连接至一中间电源和一电源地，且所述第一级升压转换器根据接收到的一低电源信号输出所述中间电源；第一级升压转换器，所述第二级升压转换器分别连接至一高压电源和所述电源地，且所述第二级升压转换器根据接收到的所述中间电源输出所述高压电源；其中，所述低电源信号远低于所述高压电源，所述中间电源位于所述低电源信号和高压电源之间，所述低电源信号在所述电源地和中间电源之间的电压摆动，由于本发明可以根据I/o接口接收到的低电源信号的切换状态分级逐步输出，克服了原有的单级升压转换电路由于低电源信号远远小于高压电源、且形成单级升压转换电路的高压管的阈值电压大于所述低电源信号的原因，所导致的在单级升压转换电路中无法正确地根据接收到的低电源信号的切换状态将输出端拉升至高压电源或将高压电源下拉输出以供使用。
【附图说明】
[0019]图1为现有技术一实施例中的单级升压转换电路的结构示意图；
[0020]图2为本发明一实施例中的用于I/O接口的两级升压转换电路的结构示意图；
[0021]图3为本发明一实施例中的用于I/O接口的两级升压转换电路的输入输出示意图。
图4为本发明一实施例中的具有铜金属层的半导体基底放入第一 PVD系统的EnCoRe工艺腔中的结构示意图。
【具体实施方式】
[0022]为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0023]在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
[0024]参见图2，本发明提供一种用于I/O接口的两级升压转换电路100，所述用于I/O接口的两级升压转换电路100包括第一级升压转换器200和第二级升压转换器300，所述第一级升压转换器200位于一中间电源VDDM和一电源地Vss (此处大小设为O)之间，且所述第一级升压转换器200根据接收到的一低电源信号IN输出所述中间电源；所述第二级升压转换器300位于一高压电源VDD1和所述电源地Vss之间，且所述第二级升压转换器300根据接收到的所述中间电源VDDM输出所述高压电源VDD10，其中，所述低电源信号IN远低于所述高压电源VDD10，所述中间电源VDDM位于所述低电源信号IN和高压电源VDD1之间，所述低电源信号IN在所述电源地Vss和中间电源VDDM之间的电压摆动。
[0025]因此，本发明可以根据I/O接口接收到的低电源信号的切换状态分级逐步输出，克服了原有的单级升压转换电路由于低电源信号远远小于高压电源、且形成单级升压转换电路的高压管的阈值电压大于所述低电源信号的原因，所导致的在单级升压转换电路中无法正确地根据接收到的低电源信号的切换状态将输出端拉升至高压电源或将高压电源下拉输出以供使用。
[0026]具体的,所述第一级升压转换器200包括低压CMOS反相器inverter、第一中间电源NMOS晶体管NM5和第二中间电源NMOS晶体管NM6、以及第一中间电源PMOS晶体管PM7和第二中间电源PMOS晶体管PM8。所述第一级升压转换器200包括的各晶体管之间的连接关系如下:
[0027]所述第一中间电源NMOS晶体管匪5的漏极和第一中间电源PMOS晶体管PM7的漏极相连接至第二中间电源PMOS晶体管PM8的栅极，所述第一中间电源NMOS晶体管匪5的栅极和低压CMOS反相器inverter的正极相连接至用于接入所述低电源信号IN的输入端，所述第二中间电源NMOS晶体管NM6的漏极和第二中间电源PMOS晶体管PM8的漏极相连接至第一中间电源PMOS晶体管PM7的栅极且作为用于输出所述中间电源VDDM的第一级输出端X，所述第二中间电源NMOS晶体管NM6的栅极和低压CMOS反相器inverter的负极相连接，所述第一中间电源NMOS晶体管匪5的源极和第二中间电源NMOS晶体管NM6的源极相连至所述电源地Vss，所述第一中间电源PMOS晶体管PM7的源极和第二中间电源PMOS晶体管PM8的源极相连接并与所述中间电源VDDM相连。
[0028]进一步的，所述第一中间电源NMOS晶体管匪5和第二中间电源NMOS晶体管NM6均具有第一阈值电压Vtnl，所述第一阈值电压Vtnl低于所述低电源信号IN，以及所述第一中间电源PMOS晶体管PM7和第二中间电源PMOS晶体管PM8均具有第二阈值电压VtplJf述第二阈值电压Vtpl低于所述中间电源VDDM。
[0029]具体的,所述第二级升压转换器300