路4201的受控端与VC端相连，所述W相同步电平转换电路4301的受控端与WC端相连。
[0041]HVIC管6101的外部电路结构如下所述:
[0042]HVIC管6101的VBl端连接电容4131的一端，并作为智能功率模块4100的U相高压区供电电源正端UVB ;HVIC管6101的HOl端与U相上桥臂IGBT管4121的栅极相连；HVIC 管 6101 的 VSl 端与 IGBT 管 4121 的射极、FRD (Fast Recovery D1de，快恢复二极管)管4111的阳极、U相下桥臂IGBT管4124的集电极、FRD管4114的阴极、电容4131的另一端相连，并作为智能功率模块100的U相高压区供电电源负端UVS0
[0043]HVIC管6101的VB2端连接电容4132的一端，并作为智能功率模块4100的V相高压区供电电源正端VVB ;HVIC管6101的H02端与V相上桥臂IGBT管4122的栅极相连；HVIC管6101的VS2端与IGBT管4122的射极、FRD管4112的阳极、V相下桥臂IGBT管4125的集电极、FRD管4115的阴极、电容4132的另一端相连，并作为智能功率模块4100的V相高压区供电电源负端VVS。
[0044]HVIC管6101的VB3端连接电容4133的一端，并作为智能功率模块4100的W相高压区供电电源正端WVB ;HVIC管6101的H03端与W相上桥臂IGBT管4123的栅极相连；HVIC管6101的VS3端与IGBT管4123的射极、FRD管4113的阳极、W相下桥臂IGBT管4126的集电极、FRD管4116的阴极、电容4133的另一端相连，并作为智能功率模块4100的W相高压区供电电源负端WVS。
[0045]HVIC管6101的LOl端与IGBT管4124的栅极相连；HVIC管6101的L02端与IGBT管4125的栅极相连；HVIC管6101的L03端与IGBT管4126的栅极相连；IGBT管4124的射极与FRD管4114的阳极相连，并作为智能功率模块4100的U相低电压参考端UN ;IGBT管4125的射极与FRD管4115的阳极相连，并作为智能功率模块4100的V相低电压参考端VN ；IGBT管4126的射极与FRD管4116的阳极相连，并作为智能功率模块4100的W相低电压参考端WN。
[0046]IGBT管4121的集电极、FRD管4111的阴极、IGBT管4122的集电极、FRD管4112的阴极、IGBT管4123的集电极、FRD管4113的阴极相连，并作为智能功率模块4100的高电压输入端P，P 一般接300V。
[0047]其中，电容4131、电容4132和电容4133主要起滤波作用。
[0048]HVIC管6101的作用是:
[0049]将输入端HIN1、HIN2、HIN3和LIN1、LIN2、LIN3的O或5V的逻辑输入信号分别传到输出端H01、H02、H03和L01、L02、L03，其中HOl是VSl或VS1+15V的逻辑输出信号、H02是VS2或VS2+15V的逻辑输出信号、H03是VS3或VS3+15V的逻辑输出信号，LOU L02、L03是O或15V的逻辑输出信号；同一相的输入信号不能同时为高电平，即HINl和LIN1、HIN2和LIN2、HIN3和LIN3不能同时为高电平。
[0050]U相同步电平转换电路4101、V相同步电平转换电路4201、W相同步电平转换电路4301的功能是:
[0051]低压区不对输入信号进行处理，直接控制高压DMOS管通断开始时间，将信号传到高压区，通过高压区的判断电路控制高压DMOS管的通断结束时间，在此，开始时间与结束时间的间隔远小于输入信号的宽度；根据不同的设计需要，UP、VP、WP直接与COM相连就可工作，或UP、VP、WP直接悬空就可工作，也可外部接电容或电阻后再与COM相连，用于调节开始时间与结束时间的间隔，以适应不同应用场合需要。
[0052]从以上分析可以看出本发明的有益效果:
[0053]低压区不需要对输入信号进行双脉冲处理，大幅简化了 HVIC管内部电路的设计难度，而对高压DMOS管通断的控制可以外部进行，使智能功率模块的外围电路设计更加灵活，普适性更强，应用部门可根据不同集成电路工艺的特性进行调节，使智能功率模块达到所需的运行效果。
[0054]以下结合图3和图4详细说明本发明的实施例的同步电平转换电路的结构示意图，其中，U相同步电平转换电路4101、V相同步电平转换电路4201、W相同步电平转换电路4301的结构是完全相同的，因此以下以U相同步电平转换电路4101为例详细说明本发明提出的同步电平转换电路的内部结构:
[0055]如图3所示，VCC连接输入电路5001的供电正源正端；HIN1连接输入电路5001的输入端；GND连接输入电路5001的供电电源负端；输入电路5001的输出端连接非门5002的输入端，非门5002的输出端与非门5003的输入端相连；非门5003的输出端与模拟开关5009的固定端、或门5004的其中一个输入端、非门5005的输入端相连；
[0056]模拟开关5009的活动端与或门5010的其中一个输入端相连；
[0057]或门5004的输出端与JK触发器5011的CP端相连，JK触发器5011的J端和K端接VCC，JK触发器5011的供电电源正端接VCC，JK触发器5011的供电电源负端接GND，JK触发器5011的Q输出端连接模拟开关5026的固定端；
[0058]模拟开关5026的活动端连接或门5010的另一输入端；
[0059]非门5005的输出端连接RS触发器5008的S端和模拟开关5025的控制端；
[0060]RS触发器5008的Q端连接模拟开关5009的控制端；
[0061]或门5010的输出端与高压DMOS管5012的栅极、高压DMOS管5016的栅极相连；
[0062]高压DMOS管5012的衬底与源极相连并接GND，高压DMOS管5016的衬底与源极相连并接GND ;
[0063]高压DMOS管5012的漏极接电阻5017的一端、二极管5018的阴极和非门5019的输入端；
[0064]电阻5017的另一端接VBl ；
[0065]二极管5018的阳极接VSl ；
[0066]非门5019的输出端接NMOS管5020的栅极、JK触发器5023的CP端；
[0067]NMOS管5020的衬底与源极相连并接高压DMOS管5016的漏极；
[0068]NMOS管5020的漏极接电阻5021的一端，电阻5021的另一端接电阻5022的一端，电阻5022的另一端接VBl ；
[0069]JK触发器5023的J端和K端相连并接VBl ;
[0070]JK触发器5023的供电电源正端接VBl，JK触发器5023的供电电源负端接VSl ；[0071 ] JK触发器5023的Q端接输出电路5024的输入端；
[0072]输出电路5024的供电电源正端接VB1，输出电路5024的供电电源负端接VSl ；
[0073]输出电路5024的输出端接HOl ；
[0074]高压DMOS管5016的栅极与衬底相连并接电压比较器5013的正输入端和电阻5015的一端，并作为UC端；
[0075]电阻5015的另一端接GND ；
[0076]电压比较器5013的负输入端接电压源5014的正端，电压源5014的负端接GND ；
[0077]电压比较器5013的输出端接模拟开关5025的活动端、非门5027的输入端和非门5006的输入端；
[0078]非门5027的输出端与模拟开关5026的控制端相连；
[0079]非门5006的输出端接非门5007的输入端，非门5007的输出端接RS触发器5008的R端；
[0080]模拟开关5025的固定端接或门5004的另一输入端。
[0081]以下说明该具体实施例的工作原理:
[0082]输入电路5001的作用是将O?5V的HINl的输入信号在输入电路5001的输出端转换成O?15V的信号。
[0083]输出电路5024的作用是将输出电路5024的输入端信号同相位转换到输出电路5024的输出端，但其电流能力根据应用场合需要增大到500mA?2A。
[0084]U相同步电平转换电路4101初始上电时，输入电路5001的输入端为低电平，因此输入电路5001的输出端为低电平，从而RS触发器5008的输出端为高电平，模拟开关5009闭合；并且，因为非门5005输出高电平，所以模拟开关5025闭合；
[0085]电压比较器5013的输出端为低电平，从而非门5027输出高电平，模拟开关5026闭合；
[0086]JK触发器5011的Q输出端初始值为低电平；
[0087]JK触发器5023的Q输出端初始值为低电平；
[0088]当HINl的上升沿来临后:
[0089]在U相同步电平转换电路4101的输出端输出高电平，此时模拟开关5025断开；
[