启动时间可调的高压启动电路的制作方法
【技术领域】
[0001] 本发明涉及一种启动时间可调的高压启动电路，适用于电源管理集成电路，属于 功率半导体技术领域。
【背景技术】
[0002] 传统启动电路启动方式对应的工作波形，如图1，Tl时间段开始时刻，系统上电， 启动开始，VDD电压持续升高，在Tl时间段结束时刻VDD电压达阈值VTH1，芯片正常工作， T2时间段为正常工作阶段。在T2内某一时刻有一异常状况发生，VDD电压下降，待VDD电 压下降至阈值VTH2时，欠压锁存信号UVLO有效，芯片进入异常重启阶段T3。在T3结束时 VDD电压再次上升至VTH1，芯片再次正常工作并重新检测异常状况，若异常状况保持或再 次出现，则前述重启过程重复进行，直至某一时刻异常状况解除，在接下来的重启过程结束 后芯片进入正常工作阶段T5。
[0003] 传统启动方式虽然能够保证芯片正常地启动以及异常状况下重启，但是这种启动 方式芯片上电启动及异常状况下重新启动的时间是固定不可调节的，且芯片上电启动及异 常状况下重新启动速度相同。例如，上电启动很快时，异常状况下重新启动时间也会很短， 会导致异常状况下重新启动时输入功率较大，功率损耗较大；如果为了减少异常状况下的 功耗，减慢重启速度，则上电启动速度也会减慢，有可能不能满足应用要求。
【发明内容】
[0004] 本发明的目的是克服现有技术存在的不足，提供一种启动时间可调的高压启动电 路，有效解决芯片上电启动和异常状况下重新启动之间的矛盾，可根据应用需求调节不同 的芯片上电启动和异常状况下重新启动时间，得到更佳的系统应用效果。
[0005] 本发明的目的通过以下技术方案来实现：
[0006] 启动时间可调的高压启动电路，特点是：包含第一NMOS晶体管、第二NMOS晶体管、 二极管、第一电阻、第二电阻、第三电阻、第一比较器以及第一计数器，第一 NMOS晶体管的 漏极与第一电阻的第一端、第二NMOS晶体管的栅极以及二极管的负向端相连，第一NMOS晶 体管的源极与二极管的正向端一起连接至电源地，第二NMOS晶体管的漏极与第一电阻的 第二端一同连接至芯片SW端口，第二NMOS晶体管的源极与第二电阻的第一端一同连接至 芯片供电端口 VDD，第二电阻的第二端连接至第三电阻的第一端和第一比较器的第一输入 端，第三电阻的第二端与电源地相连，第一比较器的输出端连接第一计数器，第一计数器的 第一输出端和第二输出端连接至高压启动电路外的PWM控制器，第一比较器检测芯片供电 端口电压VDD电压水平并产生控制信号Ctr11，第一计数器通过对控制信号Ctr11的上升沿 或下降沿进行计数，并产生初启使能信号1和重启使能信号1，以分别调节芯片上电启动和 异常状况下重新启动的时间。
[0007] 进一步地，上述的启动时间可调的高压启动电路，其中，所述第一比较器的第二输 入端由第一比较器输出端信号控制选择连接至芯片内部产生阈值K*VTH1和K*VTH2，所述 比例K为VDD电压分压比例，由包含第二电阻（R2)、第三电阻（R3)的分压结构产生，其大小 yj · R2 -fR,
[0008] 所述阈值VTHl为控制信号Ctrll翻转为高时的VDD电压阈值，所述阈值VTH2为 控制信号Ctrll翻转为低时的VDD电压阈值，且VTH1>VTH2，VTH2大于芯片内部电源掉电时 的VDD电压阈值；第一比较器输出信号为高时其第二输入端连接至K*VTH2,第一比较器输 出信号为低时其第二输入端连接至K*VTH1。
[0009] 所述控制信号Ctrll控制高压启动电路工作或停止工作，产生VDD电压的上升及 下降，进而产生控制信号Ctrll的翻转；所述第一计数器所计控制信号Ctrll的沿事件的类 别和数目是可配置。芯片上电启动时所计数目配置为Nl个控制信号Ctrll下降沿，Nl为 任意正整数；异常状况下重新启动时所计数目配置则为N2个控制信号Ctrll下降沿，N2为 任意正整数。
[0010] 芯片上电启动期间，高压启动电路于VDD上升至VTHl前工作，于下降至VTH2前停 止工作。在控制信号Ctrll经历NI (NI为任意正整数）个上升沿或下降沿后完成启动，VDD 电压达到阈值VTHl大小且初启使能信号有效，此后芯片正常工作。其后若某一时刻有异常 情况发生，高压启动电路屏蔽芯片开关波输出，由于能量传输中止，VDD电压下降，当下降至 阈值VTH2时，控制信号Ctrll触发为有效，高压启动电路开始工作，VDD电压在一定时间后 被充至阈值VTH1，高压启动电路停止工作，而此时开关波输出仍被保护电路屏蔽，VDD电压 再次下降，如此反复。期间第一计数器对控制信号下降沿或上升沿计数，计至N2 (N2为任意 正整数）次时重启使能信号有效，此时若异常状况已经解除，在VDD电压充至芯片阈值VTHl 后，异常状况下重新启动结束，芯片开始正常工作。若异常状况仍未解除，VDD电压再次下 降，芯片再一次进入异常重启状态，并在第一计数器计数至N2次后重启使能信号再次有效 而后判断。由于阈值VTH2值大于内部电源掉电的VDD阈值，异常状况下重新启动期间内部 电路电源一直保持不掉电，内部电路状态一直保持，以供高压启动电路定期检测。
[0011] 再进一步地，上述的启动时间可调的高压启动电路，还包括第二比较器、第二计数 器、二选一数据选择器以及或门，所述第二比较器的第一输入端连接第二电阻的第二端，第 二比较器的输出端连接至二选一数据选择器的第二输入端和第二计数器，第二计数器的第 一输出端和第二输出端分别连接至PWM控制器，所述二选一数据选择器的第一输入端与第 一比较器的输出端相连，二选一数据选择器的选择端与或门的输出端相连，或门的第一输 入端和第二输入端分别与第一计数器的第一输出端和第二输出端相连；第二比较器检测芯 片供电端口电压VDD电压水平并产生控制信号Ctrl2,所述控制信号Ctrl2为自供电电源信 号或其指示信号，第二计数器（202)通过对控制信号Ctrl2的上升沿或下降沿进行计数，并 产生初启使能信号2和重启使能信号2。
[0012] 再进一步地，上述的启动时间可调的高压启动电路，其中，所述二选一数据选择器 的输出端与NMOS晶体管的栅极相连。所述第二比较器的第二输入端由第二比较器输出端 信号控制选择连接至芯片内部产生的阈值K*VTH3和K*VTH4,所述比例K为VDD电压分压比 例，由包含第二电阻（R2)、第三电阻（R3)的分压结构产生，其大小为：K二R」;;，
[0013] 所述阈值VTH3为控制信号Ctrl2翻转为高时VDD电压阈值，即自供电电源建立时 VDD电压阈值，所述阈值VTH4为控制信号Ctrl2翻转为低时VDD电压阈值，即自供电电源掉 电时VDD电压阈值，且VTH3>VTH4, VTH1>VTH2>VTH4 ;第二比较器输出信号为高时其第二输 入端连接至K*VTH4,第二比较器输出信号为低时其第二输入端连接至K*VTH3。
[0014] 第二比较器检测芯片供电端口电压VDD电压水平产生控制信号Ctrl2和第一比较 器检测芯片供电端口电压VDD电压水平产生控制信号Ctrll被选择用以控制高压启动电路 工作及停止工作，从而产生VDD电压的上升及下降，进而产生控制信号Ctrll和控制信号 Ctrl2的翻转；上电启动期间初启使能信号1无效时控制信号Ctrll控制高压启动电路工 作与否，初启使能信号1有效时控制信号Ctrl2控制高压启动电路工作与否，异常状况下重 新启动期间重启使能信号1无效时控制信号Ctrll控制高压启动电路工作与否，重启使能 信号1有效时控制信号Ctrl2控制高压启动电路工作与否。第二计数器所计控制信号Ctrl2 的沿事件的类别和数目是可配置，在芯片上电启动时所计数目配置为Ml个控制信号Ctrl2 下降沿，Ml为任意正整数，异常状况下重新启动时所计数目配置为M2个控制信号Ctrl2下 降沿，M2为任意正整数。
[0015] 阈值VTH3、VTH4分别为芯片内部电源建立、掉电的VDD电压阈值，控制信号Ctrl2 为芯片内部电源信号或其指示信号。芯片上电时，VDD电压持续升高，升高至阈值VTH3时， 控制信号Ctrl2翻转为1，芯片内部电源建立，继续升至阈值VTHl时，控制信号Ctrll翻转 为1，高压启动电路停止工作。但此时芯片开关波受高压启动电路控制不输出，VDD电压下 降，降至阈值VTH2时，控制信号Ctrll翻转为0,高压启动电路开始工作，VDD电压再次升 高，如此重复，期间第一计数器对Ctrll的上升沿或下降沿进行计数，计至NI (NI为任意正 整数）次后，产生控制信号将Ctrl2选作为高压启动电路再次工作的控制信号。待VDD下 降至阈值VTH4时内部电源掉电，Ctrl2翻转为0,高压启动电路工作，VDD电压再次上升，如 此重复，期间第二计数器对控制信号Ctrl2的上升沿或下降沿进行计数，计至Ml (Ml为任意 正整数）次后，产生有效的启动使能信号，在VDD电压上升至阈值VTHl时上电启动完成，芯 片进入正常工作阶段。其后若有异常状况产生，芯片进入异常重启阶段。VDD电压下降，降 至阈值VTH2时，控制信号Ctrll翻转为0,高压启动电路开始工作，VDD电压再次升高，如此 重复，期间第一计数器对Ctrll